计算机应用
計算機應用
계산궤응용
COMPUTER APPLICATION
2014年
3期
653-657
,共5页
1553B总线%通信终端%可编程逻辑门阵列%知识产权核%可靠性
1553B總線%通信終耑%可編程邏輯門陣列%知識產權覈%可靠性
1553B총선%통신종단%가편정라집문진렬%지식산권핵%가고성
1553B bus%communication terminal%Field Programmable Gate Array (FPGA)%Intellectual Property (IP) core%reliability
为满足航天飞行器地面仿真设备使用的需求,设计了一种基于可编程逻辑门阵列(FPGA)的1553B总线通信终端知识产权(IP)核.在保证总线系统可靠性的前提下,采用自顶向下的设计方法与“双进程”编码方式,利用超高速硬件描述语言(VHDL)生成目标代码,使用ModelSim软件进行仿真,最后在实际设备中验证并应用.该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行,易于集成入片上系统(SoC),对进一步应用1553B总线提供了更多的选择.
為滿足航天飛行器地麵倣真設備使用的需求,設計瞭一種基于可編程邏輯門陣列(FPGA)的1553B總線通信終耑知識產權(IP)覈.在保證總線繫統可靠性的前提下,採用自頂嚮下的設計方法與“雙進程”編碼方式,利用超高速硬件描述語言(VHDL)生成目標代碼,使用ModelSim軟件進行倣真,最後在實際設備中驗證併應用.該IP覈可配置在總線控製器、遠程終耑或總線鑑控器3種不同的工作模式下運行,易于集成入片上繫統(SoC),對進一步應用1553B總線提供瞭更多的選擇.
위만족항천비행기지면방진설비사용적수구,설계료일충기우가편정라집문진렬(FPGA)적1553B총선통신종단지식산권(IP)핵.재보증총선계통가고성적전제하,채용자정향하적설계방법여“쌍진정”편마방식,이용초고속경건묘술어언(VHDL)생성목표대마,사용ModelSim연건진행방진,최후재실제설비중험증병응용.해IP핵가배치재총선공제기、원정종단혹총선감공기3충불동적공작모식하운행,역우집성입편상계통(SoC),대진일보응용1553B총선제공료경다적선택.
