计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2014年
3期
399-403
,共5页
李晋文%曹跃胜%胡军%肖立权
李晉文%曹躍勝%鬍軍%肖立權
리진문%조약성%호군%초립권
DRR3 DIMM%电源完整性%动态目标阻抗
DRR3 DIMM%電源完整性%動態目標阻抗
DRR3 DIMM%전원완정성%동태목표조항
DDR3 DIMM%power integrity(PI)%dynamic target impedance
DDR3存储器已经成为目前服务器和计算机系统的主流应用,虽然DDR3采用双参考电压、片上校准引擎、动态ODT、fly-by拓扑以及write-leveling等技术在一定程度上提高了信号完整性,但高数据率DDR3的设计实现仍然比较困难.由于DDR3总线属于高速并行总线,同步开关噪声与电源本身的噪声耦合在一起,共同影响数据信号的质量.考虑到芯片实际工作电流并非恒定不变,而是一种动态变化的频率相关源,提出了一种新的基于目标阻抗与动态目标阻抗的混合仿真与设计流程,在前仿真阶段采用恒定目标阻抗,在后仿真阶段采用动态目标阻抗为设计目标,仿真结果证实了该方法的有效性,实现了设计优化速度与精度的权衡折衷.
DDR3存儲器已經成為目前服務器和計算機繫統的主流應用,雖然DDR3採用雙參攷電壓、片上校準引擎、動態ODT、fly-by拓撲以及write-leveling等技術在一定程度上提高瞭信號完整性,但高數據率DDR3的設計實現仍然比較睏難.由于DDR3總線屬于高速併行總線,同步開關譟聲與電源本身的譟聲耦閤在一起,共同影響數據信號的質量.攷慮到芯片實際工作電流併非恆定不變,而是一種動態變化的頻率相關源,提齣瞭一種新的基于目標阻抗與動態目標阻抗的混閤倣真與設計流程,在前倣真階段採用恆定目標阻抗,在後倣真階段採用動態目標阻抗為設計目標,倣真結果證實瞭該方法的有效性,實現瞭設計優化速度與精度的權衡摺衷.
DDR3존저기이경성위목전복무기화계산궤계통적주류응용,수연DDR3채용쌍삼고전압、편상교준인경、동태ODT、fly-by탁복이급write-leveling등기술재일정정도상제고료신호완정성,단고수거솔DDR3적설계실현잉연비교곤난.유우DDR3총선속우고속병행총선,동보개관조성여전원본신적조성우합재일기,공동영향수거신호적질량.고필도심편실제공작전류병비항정불변,이시일충동태변화적빈솔상관원,제출료일충신적기우목표조항여동태목표조항적혼합방진여설계류정,재전방진계단채용항정목표조항,재후방진계단채용동태목표조항위설계목표,방진결과증실료해방법적유효성,실현료설계우화속도여정도적권형절충.
