计算机工程与设计
計算機工程與設計
계산궤공정여설계
COMPUTER ENGINEERING AND DESIGN
2014年
3期
895-899
,共5页
自适应滤波器%最小均方%延迟最小均方%流水线%现场可编程门阵列
自適應濾波器%最小均方%延遲最小均方%流水線%現場可編程門陣列
자괄응려파기%최소균방%연지최소균방%류수선%현장가편정문진렬
adaptive filter%LMS (least mean square)%DLMS (delayed least mean square)%pipeline%FPGA (field programmable gate array)
选用简单易行的最小均方(LMS)算法和有限长脉冲响应(FIR)结构在现场可编程门阵列(FPGA)硬件上实现实时自适应滤波器.为了使该算法的滤波输出和抽头权值更新同时进行,使延迟时间尽量缩小,提出了改进的延迟最小均方(DLMS)算法,在使用硬件描述语言(HDL)编程时利用流水线技术进行优化.采用LMS算法和改进DLMS算法的自适应FIR滤波器进行MATLAB仿真验证,在Altera公司的EP3C10U256C8芯片上分别进行时序验证,对比验证结果表明了该改进方案的处理速度优越性.
選用簡單易行的最小均方(LMS)算法和有限長脈遲響應(FIR)結構在現場可編程門陣列(FPGA)硬件上實現實時自適應濾波器.為瞭使該算法的濾波輸齣和抽頭權值更新同時進行,使延遲時間儘量縮小,提齣瞭改進的延遲最小均方(DLMS)算法,在使用硬件描述語言(HDL)編程時利用流水線技術進行優化.採用LMS算法和改進DLMS算法的自適應FIR濾波器進行MATLAB倣真驗證,在Altera公司的EP3C10U256C8芯片上分彆進行時序驗證,對比驗證結果錶明瞭該改進方案的處理速度優越性.
선용간단역행적최소균방(LMS)산법화유한장맥충향응(FIR)결구재현장가편정문진렬(FPGA)경건상실현실시자괄응려파기.위료사해산법적려파수출화추두권치경신동시진행,사연지시간진량축소,제출료개진적연지최소균방(DLMS)산법,재사용경건묘술어언(HDL)편정시이용류수선기술진행우화.채용LMS산법화개진DLMS산법적자괄응FIR려파기진행MATLAB방진험증,재Altera공사적EP3C10U256C8심편상분별진행시서험증,대비험증결과표명료해개진방안적처리속도우월성.
