电测与仪表
電測與儀錶
전측여의표
ELECTRICAL MEASUREMENT & INSTRUMENTATION
2014年
10期
99-102,107
,共5页
闭环控制%正弦生成%可编程逻辑门阵列%数字滤波器
閉環控製%正絃生成%可編程邏輯門陣列%數字濾波器
폐배공제%정현생성%가편정라집문진렬%수자려파기
closed-loop%sin generating%FPGA%digital filters
针对目前继电保护测试装置在应用中实现小型化的需求,设计出了基于FPGA的闭环控制正弦信号基准生成系统.采用FPGA作为片上系统,在芯片内集成了数字滤波器和PID控制器.设计出了高通数字滤波器的原型,并通过递推算法在片内实现其功能.分析了信号解调中的幅值相位分离理论,并给出了相位闭环控制框图,推导了控制器的离散表达式.实验结果表明,所设计的信号处理系统在输出信号幅值大于5V时,误差小于万分之一.当输出幅值信号较小时,相比开环系统,采用闭环控制的输出精度得到了明显的改善.在FPGA片内实现闭环正弦生成系统,为继电保护测试装置提高系统集成度,提供了一种全新的设计思路和实现方法.
針對目前繼電保護測試裝置在應用中實現小型化的需求,設計齣瞭基于FPGA的閉環控製正絃信號基準生成繫統.採用FPGA作為片上繫統,在芯片內集成瞭數字濾波器和PID控製器.設計齣瞭高通數字濾波器的原型,併通過遞推算法在片內實現其功能.分析瞭信號解調中的幅值相位分離理論,併給齣瞭相位閉環控製框圖,推導瞭控製器的離散錶達式.實驗結果錶明,所設計的信號處理繫統在輸齣信號幅值大于5V時,誤差小于萬分之一.噹輸齣幅值信號較小時,相比開環繫統,採用閉環控製的輸齣精度得到瞭明顯的改善.在FPGA片內實現閉環正絃生成繫統,為繼電保護測試裝置提高繫統集成度,提供瞭一種全新的設計思路和實現方法.
침대목전계전보호측시장치재응용중실현소형화적수구,설계출료기우FPGA적폐배공제정현신호기준생성계통.채용FPGA작위편상계통,재심편내집성료수자려파기화PID공제기.설계출료고통수자려파기적원형,병통과체추산법재편내실현기공능.분석료신호해조중적폭치상위분리이론,병급출료상위폐배공제광도,추도료공제기적리산표체식.실험결과표명,소설계적신호처리계통재수출신호폭치대우5V시,오차소우만분지일.당수출폭치신호교소시,상비개배계통,채용폐배공제적수출정도득도료명현적개선.재FPGA편내실현폐배정현생성계통,위계전보호측시장치제고계통집성도,제공료일충전신적설계사로화실현방법.
