电子技术应用
電子技術應用
전자기술응용
APPLICATION OF ELECTRONIC TECHNIQUE
2014年
5期
42-44,48
,共4页
全CMOS%低功耗%基准电压源
全CMOS%低功耗%基準電壓源
전CMOS%저공모%기준전압원
full CMOS%low power%voltage reference source
基于MOSFET亚阈值的特性,通过两个MOSFET阈值电压差与热电压VT相互补偿的原理,提出了一种全CMOS基准电压源电路.与传统带隙基准电路相比,该电路采用全CMOS器件,无需电阻和传统分立电容,具有电路结构简单、功耗低、温度系数小和面积小的特点.通过对电路的理论分析,采用SMIC 0.18μm CMOS工艺模型,利用Cadence工具对电路进行仿真验证,在电源电压为1.8V的条件下,输出电压为364.3 mV(T=27℃),温度系数为6.7 ppm/℃(-40 c℃～+125℃),电源抑制比达到-68 dB@10 kHz,功耗为1.3 μW.
基于MOSFET亞閾值的特性,通過兩箇MOSFET閾值電壓差與熱電壓VT相互補償的原理,提齣瞭一種全CMOS基準電壓源電路.與傳統帶隙基準電路相比,該電路採用全CMOS器件,無需電阻和傳統分立電容,具有電路結構簡單、功耗低、溫度繫數小和麵積小的特點.通過對電路的理論分析,採用SMIC 0.18μm CMOS工藝模型,利用Cadence工具對電路進行倣真驗證,在電源電壓為1.8V的條件下,輸齣電壓為364.3 mV(T=27℃),溫度繫數為6.7 ppm/℃(-40 c℃～+125℃),電源抑製比達到-68 dB@10 kHz,功耗為1.3 μW.
기우MOSFET아역치적특성,통과량개MOSFET역치전압차여열전압VT상호보상적원리,제출료일충전CMOS기준전압원전로.여전통대극기준전로상비,해전로채용전CMOS기건,무수전조화전통분립전용,구유전로결구간단、공모저、온도계수소화면적소적특점.통과대전로적이론분석,채용SMIC 0.18μm CMOS공예모형,이용Cadence공구대전로진행방진험증,재전원전압위1.8V적조건하,수출전압위364.3 mV(T=27℃),온도계수위6.7 ppm/℃(-40 c℃～+125℃),전원억제비체도-68 dB@10 kHz,공모위1.3 μW.
