计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2014年
2期
314-316
,共3页
刘得金%史峥%胡龙跃
劉得金%史崢%鬍龍躍
류득금%사쟁%호룡약
工艺开发包%测试芯片%参数化单元%实验数据设计%可制造性设计%电子设计自动化
工藝開髮包%測試芯片%參數化單元%實驗數據設計%可製造性設計%電子設計自動化
공예개발포%측시심편%삼수화단원%실험수거설계%가제조성설계%전자설계자동화
process development%test chip%parameterized cell%design of experimental data%design of manufacturability%electronic design automation
在工艺开发包的验证过程中，需要手动地在版图编辑器中对参数化单元进行实例化和摆放绕线，由此产生大量测试芯片。为此，提出一种用于验证工艺开发包的测试芯片自动生成流程，采用软件接口产生 Skill 脚本和工艺开发包交互，以获取工艺开发包的信息、发送命令对工艺开发包进行操作的方法，能自动地对参数化单元予以实例化，自动地摆放绕线，并实现测试芯片版图的布局规划。用该软件接口针对某代工厂的40 nm 半导体工艺开发包开发一套测试芯片，产生一条测试芯片的平均时间为5.2 s 左右，结果证明该方法是有效的，能缩短工艺开发包的验证时间。
在工藝開髮包的驗證過程中，需要手動地在版圖編輯器中對參數化單元進行實例化和襬放繞線，由此產生大量測試芯片。為此，提齣一種用于驗證工藝開髮包的測試芯片自動生成流程，採用軟件接口產生 Skill 腳本和工藝開髮包交互，以穫取工藝開髮包的信息、髮送命令對工藝開髮包進行操作的方法，能自動地對參數化單元予以實例化，自動地襬放繞線，併實現測試芯片版圖的佈跼規劃。用該軟件接口針對某代工廠的40 nm 半導體工藝開髮包開髮一套測試芯片，產生一條測試芯片的平均時間為5.2 s 左右，結果證明該方法是有效的，能縮短工藝開髮包的驗證時間。
재공예개발포적험증과정중，수요수동지재판도편집기중대삼수화단원진행실례화화파방요선，유차산생대량측시심편。위차，제출일충용우험증공예개발포적측시심편자동생성류정，채용연건접구산생 Skill 각본화공예개발포교호，이획취공예개발포적신식、발송명령대공예개발포진행조작적방법，능자동지대삼수화단원여이실례화，자동지파방요선，병실현측시심편판도적포국규화。용해연건접구침대모대공엄적40 nm 반도체공예개발포개발일투측시심편，산생일조측시심편적평균시간위5.2 s 좌우，결과증명해방법시유효적，능축단공예개발포적험증시간。
For the problem that there are lots of works to do including instantiating and placing and routing parameterized cells to generate huge amount of test chips in the layout editor manually in the process development verification flow, an automatic flow of test chip generation for process development verification is raised. A software interface that generates skill script is used to get information about process development and communicate with and send command to them. The method can help instantiate and place and route parameterized cells as well as floor planning automatically. The software interface is used to develop test chips for a 40 nm semiconductor technology process design kits. The average time to generate a test chip by this software interface is 5.2 s. The result approves that the method is efficient and can decrease the time to verify process design kits.
