信息与电子工程
信息與電子工程
신식여전자공정
INFORMATION AND ELECTRONIC ENGINEERING
2009年
4期
342-345
,共4页
协同仿真%VHDL组件%模型%测试
協同倣真%VHDL組件%模型%測試
협동방진%VHDL조건%모형%측시
由于VHDL语言注重硬件行为描述,VHDL程序的测试方法与传统高级设计语言程序和汇编语言程序的测试方法不同.VHDL程序测试向量的自动生成方法和覆盖率测试是其功能测试中的难点.基于Matlab/Simulink的方法,将VHDL程序作为整个模型系统中的一个元件来考察,就其硬件环境进行建模,和Modelsim进行协同仿真.该方法简化了测试流程,无需采用复杂的testbench编写方法,提高了测试的完整性.
由于VHDL語言註重硬件行為描述,VHDL程序的測試方法與傳統高級設計語言程序和彙編語言程序的測試方法不同.VHDL程序測試嚮量的自動生成方法和覆蓋率測試是其功能測試中的難點.基于Matlab/Simulink的方法,將VHDL程序作為整箇模型繫統中的一箇元件來攷察,就其硬件環境進行建模,和Modelsim進行協同倣真.該方法簡化瞭測試流程,無需採用複雜的testbench編寫方法,提高瞭測試的完整性.
유우VHDL어언주중경건행위묘술,VHDL정서적측시방법여전통고급설계어언정서화회편어언정서적측시방법불동.VHDL정서측시향량적자동생성방법화복개솔측시시기공능측시중적난점.기우Matlab/Simulink적방법,장VHDL정서작위정개모형계통중적일개원건래고찰,취기경건배경진행건모,화Modelsim진행협동방진.해방법간화료측시류정,무수채용복잡적testbench편사방법,제고료측시적완정성.
