中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2013年
10期
28-35
,共8页
逐次逼近ADC%比较器%电平转换器
逐次逼近ADC%比較器%電平轉換器
축차핍근ADC%비교기%전평전환기
设计了一种用于多电源SoC的10位8通道1MS/s逐次逼近结构AD转换器.为提高ADC精度,DAC采用改进的分段电容阵列结构.为降低功耗,比较器使用了反相器阈值电压量化器,在模拟输入信号的量化过程中减少静态功耗产生.电平转换器将低电压数字逻辑信号提升为高电平模拟信号.采用UMC 55nm 1P6M数字CMOS工艺上流片验证设计.测试结果表明,当采样频率为1MS/s、输入信号频率为10 kHz正弦信号情况下,该ADC模块在3.3V模拟电源电压和1.0V数字电源电压下,具有最大微分非线性为0.5LSB,最大积分非线性为1LSB.测得的SFDR为75 dB,有效分辨率ENOB为9.27位.
設計瞭一種用于多電源SoC的10位8通道1MS/s逐次逼近結構AD轉換器.為提高ADC精度,DAC採用改進的分段電容陣列結構.為降低功耗,比較器使用瞭反相器閾值電壓量化器,在模擬輸入信號的量化過程中減少靜態功耗產生.電平轉換器將低電壓數字邏輯信號提升為高電平模擬信號.採用UMC 55nm 1P6M數字CMOS工藝上流片驗證設計.測試結果錶明,噹採樣頻率為1MS/s、輸入信號頻率為10 kHz正絃信號情況下,該ADC模塊在3.3V模擬電源電壓和1.0V數字電源電壓下,具有最大微分非線性為0.5LSB,最大積分非線性為1LSB.測得的SFDR為75 dB,有效分辨率ENOB為9.27位.
설계료일충용우다전원SoC적10위8통도1MS/s축차핍근결구AD전환기.위제고ADC정도,DAC채용개진적분단전용진렬결구.위강저공모,비교기사용료반상기역치전압양화기,재모의수입신호적양화과정중감소정태공모산생.전평전환기장저전압수자라집신호제승위고전평모의신호.채용UMC 55nm 1P6M수자CMOS공예상류편험증설계.측시결과표명,당채양빈솔위1MS/s、수입신호빈솔위10 kHz정현신호정황하,해ADC모괴재3.3V모의전원전압화1.0V수자전원전압하,구유최대미분비선성위0.5LSB,최대적분비선성위1LSB.측득적SFDR위75 dB,유효분변솔ENOB위9.27위.
