华南理工大学学报（自然科学版）
華南理工大學學報（自然科學版）
화남리공대학학보（자연과학판）
JOURNAL OF SOUTH CHINA UNIVERSITY OF TECHNOLOGY(NATURAL SCIENCE EDITION)
2009年
9期
67-70,81
,共5页
电流舵逻辑%压控振荡器%负反馈%抖动
電流舵邏輯%壓控振盪器%負反饋%抖動
전류타라집%압공진탕기%부반궤%두동
设计了一种基于电流舵逻辑(CSL)架构的环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,增加了一个电压增益较大的放大器构成有源负反馈,以提高抗电源噪声的能力.采用和舰0.18μm双阱CMOS工艺对传统结构VCO和改进后的VCO进行对比仿真,在频率为20MHz、峰-峰值为200mV的高频电源噪声下,传统结构VCO的峰-峰抖动和均方根抖动分别为54.135ps和19.454ps,而改进结构VCO的相应值分别为27.442ps和9.196ps,抗抖动性能大大提高.改进结构VCO的输出频率为650MHz,占空比约为52%,中心控制电压0.9V对应的增益为962.16MHz/V,线性度良好,在1.8V的直流电源下功耗仅为0.7mW左右.
設計瞭一種基于電流舵邏輯(CSL)架構的環型壓控振盪器(VCO),對傳統的共源共柵結構偏置電路作瞭進一步的改善,增加瞭一箇電壓增益較大的放大器構成有源負反饋,以提高抗電源譟聲的能力.採用和艦0.18μm雙阱CMOS工藝對傳統結構VCO和改進後的VCO進行對比倣真,在頻率為20MHz、峰-峰值為200mV的高頻電源譟聲下,傳統結構VCO的峰-峰抖動和均方根抖動分彆為54.135ps和19.454ps,而改進結構VCO的相應值分彆為27.442ps和9.196ps,抗抖動性能大大提高.改進結構VCO的輸齣頻率為650MHz,佔空比約為52%,中心控製電壓0.9V對應的增益為962.16MHz/V,線性度良好,在1.8V的直流電源下功耗僅為0.7mW左右.
설계료일충기우전류타라집(CSL)가구적배형압공진탕기(VCO),대전통적공원공책결구편치전로작료진일보적개선,증가료일개전압증익교대적방대기구성유원부반궤,이제고항전원조성적능력.채용화함0.18μm쌍정CMOS공예대전통결구VCO화개진후적VCO진행대비방진,재빈솔위20MHz、봉-봉치위200mV적고빈전원조성하,전통결구VCO적봉-봉두동화균방근두동분별위54.135ps화19.454ps,이개진결구VCO적상응치분별위27.442ps화9.196ps,항두동성능대대제고.개진결구VCO적수출빈솔위650MHz,점공비약위52%,중심공제전압0.9V대응적증익위962.16MHz/V,선성도량호,재1.8V적직류전원하공모부위0.7mW좌우.
