仪表技术与传感器
儀錶技術與傳感器
의표기술여전감기
INSTRUMENT TECHNIQUE AND SENSOR
2012年
11期
130-131,135
,共3页
纠错%CRC%FPGA%并行流水
糾錯%CRC%FPGA%併行流水
규착%CRC%FPGA%병행류수
提出了一种基于FPGA的CRC并行设计方法,以应用到高速数据存储的差错检验中.通过对串行CRC结构的推导,得到了并行CRC设计的递归表达式,并给出了硬件实现的结构框图.同时,对生成多项式的异或操作过程进行化简,利用直通和非操作减少了逻辑资源,降低了关键路径的延迟.相比于以往的文献,该设计降低了硬件资源的占用,到达时间至少降低了22.68%.
提齣瞭一種基于FPGA的CRC併行設計方法,以應用到高速數據存儲的差錯檢驗中.通過對串行CRC結構的推導,得到瞭併行CRC設計的遞歸錶達式,併給齣瞭硬件實現的結構框圖.同時,對生成多項式的異或操作過程進行化簡,利用直通和非操作減少瞭邏輯資源,降低瞭關鍵路徑的延遲.相比于以往的文獻,該設計降低瞭硬件資源的佔用,到達時間至少降低瞭22.68%.
제출료일충기우FPGA적CRC병행설계방법,이응용도고속수거존저적차착검험중.통과대천행CRC결구적추도,득도료병행CRC설계적체귀표체식,병급출료경건실현적결구광도.동시,대생성다항식적이혹조작과정진행화간,이용직통화비조작감소료라집자원,강저료관건로경적연지.상비우이왕적문헌,해설계강저료경건자원적점용,도체시간지소강저료22.68%.