实验技术与管理
實驗技術與管理
실험기술여관리
EXPERIMENTAL TECHNOLOGY AND MANAGEMENT
2012年
11期
44-49
,共6页
张硕%伊小素%孙进辉%张倩
張碩%伊小素%孫進輝%張倩
장석%이소소%손진휘%장천
FPGA%单粒子翻转%分层三模冗余
FPGA%單粒子翻轉%分層三模冗餘
FPGA%단입자번전%분층삼모용여
SRAM型FPGA(field programmable gate array)因为其具有信息密度大、性能高、开发成本低、可重复编程等特性,受到航天电子方面设计者青睐,越来越多地被应用于需要高可靠性的复杂空间环境.然而,相比于传统的ASIC电路设计,由于FPGA对辐射的潜在敏感性,易引发单粒子翻转效应(single-event upsets,SEUs),甚至可能造成系统失效.该文提出一种全新的三模冗余技术(triple modular redundancy,TMR)来削弱空间粒子对FPGA的影响,这项技术可以减轻FPGA中采用映射设计的配置位受到SEUs的影响.通过逐位翻转故障注入实验验证显示,相对于传统的TMR设计,采用该新技术防护的FPGA中易收到SEUs影响的配置位减少了87％.
SRAM型FPGA(field programmable gate array)因為其具有信息密度大、性能高、開髮成本低、可重複編程等特性,受到航天電子方麵設計者青睞,越來越多地被應用于需要高可靠性的複雜空間環境.然而,相比于傳統的ASIC電路設計,由于FPGA對輻射的潛在敏感性,易引髮單粒子翻轉效應(single-event upsets,SEUs),甚至可能造成繫統失效.該文提齣一種全新的三模冗餘技術(triple modular redundancy,TMR)來削弱空間粒子對FPGA的影響,這項技術可以減輕FPGA中採用映射設計的配置位受到SEUs的影響.通過逐位翻轉故障註入實驗驗證顯示,相對于傳統的TMR設計,採用該新技術防護的FPGA中易收到SEUs影響的配置位減少瞭87％.
SRAM형FPGA(field programmable gate array)인위기구유신식밀도대、성능고、개발성본저、가중복편정등특성,수도항천전자방면설계자청래,월래월다지피응용우수요고가고성적복잡공간배경.연이,상비우전통적ASIC전로설계,유우FPGA대복사적잠재민감성,역인발단입자번전효응(single-event upsets,SEUs),심지가능조성계통실효.해문제출일충전신적삼모용여기술(triple modular redundancy,TMR)래삭약공간입자대FPGA적영향,저항기술가이감경FPGA중채용영사설계적배치위수도SEUs적영향.통과축위번전고장주입실험험증현시,상대우전통적TMR설계,채용해신기술방호적FPGA중역수도SEUs영향적배치위감소료87％.
