计算机与数字工程
計算機與數字工程
계산궤여수자공정
COMPUTER & DIGITAL ENGINEERING
2014年
3期
359-363
,共5页
SF-CORDIC算法%正余弦函数%查找表%现场可编程门阵列(FPGA)
SF-CORDIC算法%正餘絃函數%查找錶%現場可編程門陣列(FPGA)
SF-CORDIC산법%정여현함수%사조표%현장가편정문진렬(FPGA)
Scale-free CORDIC algorithm%sine & cosine function%lookup-table%field programmable gate array(FPGA)
常用查找表法和CORDIC算法在FPGA上实现正余弦函数求值.查找表法实现简单,输出延迟小,但随着计算精度的提高,存储资源需求呈指数增长;传统的CORDIC方法硬件资源消耗大,且输出时延长.论文提出一种新方法,将查找表和SF-CORDIC算法相结合,以查表所得中间向量为迭代初始向量,对剩余旋转角应用SF-CORDIC算法,迭代系数取0或1,减少了x、y通路的计算开销和舍入误差;并对z通路使用加减交替法提前生成剩余旋转角,以减少每级流水线的延迟.所需查找表的地址位数和迭代次数分别较常规查表法和CORDIC算法减少一半左右.基于FPGA完成了算法的设计、仿真与误差分析,结果表明该方法可利用较少的硬件资源和存储资源实现较高精度和较低时延的正余弦函数求值.
常用查找錶法和CORDIC算法在FPGA上實現正餘絃函數求值.查找錶法實現簡單,輸齣延遲小,但隨著計算精度的提高,存儲資源需求呈指數增長;傳統的CORDIC方法硬件資源消耗大,且輸齣時延長.論文提齣一種新方法,將查找錶和SF-CORDIC算法相結閤,以查錶所得中間嚮量為迭代初始嚮量,對剩餘鏇轉角應用SF-CORDIC算法,迭代繫數取0或1,減少瞭x、y通路的計算開銷和捨入誤差;併對z通路使用加減交替法提前生成剩餘鏇轉角,以減少每級流水線的延遲.所需查找錶的地阯位數和迭代次數分彆較常規查錶法和CORDIC算法減少一半左右.基于FPGA完成瞭算法的設計、倣真與誤差分析,結果錶明該方法可利用較少的硬件資源和存儲資源實現較高精度和較低時延的正餘絃函數求值.
상용사조표법화CORDIC산법재FPGA상실현정여현함수구치.사조표법실현간단,수출연지소,단수착계산정도적제고,존저자원수구정지수증장;전통적CORDIC방법경건자원소모대,차수출시연장.논문제출일충신방법,장사조표화SF-CORDIC산법상결합,이사표소득중간향량위질대초시향량,대잉여선전각응용SF-CORDIC산법,질대계수취0혹1,감소료x、y통로적계산개소화사입오차;병대z통로사용가감교체법제전생성잉여선전각,이감소매급류수선적연지.소수사조표적지지위수화질대차수분별교상규사표법화CORDIC산법감소일반좌우.기우FPGA완성료산법적설계、방진여오차분석,결과표명해방법가이용교소적경건자원화존저자원실현교고정도화교저시연적정여현함수구치.
