科技创新导报
科技創新導報
과기창신도보
SCIENCE AND TECHNOLOGY CONSULTING HERALD
2012年
24期
6-7
,共2页
DDS%PLL%CPLD%滤波器
DDS%PLL%CPLD%濾波器
DDS%PLL%CPLD%려파기
本文分析了DDS与PLL的工作原理和基本结构,提出以DDS直接激励PLL的频率合成方法,给出了DDS模块、PLL模块和控制单元模块的硬件选择和具体电路设计方法。通过在EDA软件环境下进行设计及仿真,最终利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成了跳频信号源硬件电路设计。经测试分析,DDS＋PLL的频率合成器可输出840~960MHz、频率分辨力小于1Hz的频率信号,适用于高速跳频通信系统。
本文分析瞭DDS與PLL的工作原理和基本結構,提齣以DDS直接激勵PLL的頻率閤成方法,給齣瞭DDS模塊、PLL模塊和控製單元模塊的硬件選擇和具體電路設計方法。通過在EDA軟件環境下進行設計及倣真,最終利用EPM570T100C、AD9910、ADF4113和ROS-1250W等芯片完成瞭跳頻信號源硬件電路設計。經測試分析,DDS＋PLL的頻率閤成器可輸齣840~960MHz、頻率分辨力小于1Hz的頻率信號,適用于高速跳頻通信繫統。
본문분석료DDS여PLL적공작원리화기본결구,제출이DDS직접격려PLL적빈솔합성방법,급출료DDS모괴、PLL모괴화공제단원모괴적경건선택화구체전로설계방법。통과재EDA연건배경하진행설계급방진,최종이용EPM570T100C、AD9910、ADF4113화ROS-1250W등심편완성료도빈신호원경건전로설계。경측시분석,DDS＋PLL적빈솔합성기가수출840~960MHz、빈솔분변력소우1Hz적빈솔신호,괄용우고속도빈통신계통。
