微电子学
微電子學
미전자학
MICROELECTRONICS
2012年
6期
823-826
,共4页
A/D转换器%分级%折叠%模拟余差
A/D轉換器%分級%摺疊%模擬餘差
A/D전환기%분급%절첩%모의여차
提出一种基于模拟余差的分级折叠式A/D转换器,对其原理和电路结构进行了分析,阐述了提高A/D转换器性能的关键问题.测试结果表明,设计的A/D转换器转换速率为200 MS/s；在输入信号为6.0 MHz时,信噪谐波比(SINAD)为45.1 dB,有效位数(ENOB)为7.2位.给出了A/D转换器电路的具体结构,以及测试波形和动态性能参数测试结果.
提齣一種基于模擬餘差的分級摺疊式A/D轉換器,對其原理和電路結構進行瞭分析,闡述瞭提高A/D轉換器性能的關鍵問題.測試結果錶明,設計的A/D轉換器轉換速率為200 MS/s；在輸入信號為6.0 MHz時,信譟諧波比(SINAD)為45.1 dB,有效位數(ENOB)為7.2位.給齣瞭A/D轉換器電路的具體結構,以及測試波形和動態性能參數測試結果.
제출일충기우모의여차적분급절첩식A/D전환기,대기원리화전로결구진행료분석,천술료제고A/D전환기성능적관건문제.측시결과표명,설계적A/D전환기전환속솔위200 MS/s；재수입신호위6.0 MHz시,신조해파비(SINAD)위45.1 dB,유효위수(ENOB)위7.2위.급출료A/D전환기전로적구체결구,이급측시파형화동태성능삼수측시결과.
