微电子学
微電子學
미전자학
MICROELECTRONICS
2012年
6期
778-781
,共4页
可测性设计%全扫描%测试压缩%SoC
可測性設計%全掃描%測試壓縮%SoC
가측성설계%전소묘%측시압축%SoC
详细介绍了基于130 nm工艺的多模卫星导航基带处理SoC芯片的可测性设计,包括边界扫描测试、存储器内建自测试和全速全扫描测试.为了提高测试效率和降低测试成本,还使用了测试压缩技术.实测结果表明,该方案的测试覆盖率最高可达到97.85％,并且实现了近20倍的测试压缩比率.提及的各种测试性设计在实际回片测试中已得到验证,可广泛应用于复杂片上系统设计,具有一定的应用参考价值.
詳細介紹瞭基于130 nm工藝的多模衛星導航基帶處理SoC芯片的可測性設計,包括邊界掃描測試、存儲器內建自測試和全速全掃描測試.為瞭提高測試效率和降低測試成本,還使用瞭測試壓縮技術.實測結果錶明,該方案的測試覆蓋率最高可達到97.85％,併且實現瞭近20倍的測試壓縮比率.提及的各種測試性設計在實際迴片測試中已得到驗證,可廣汎應用于複雜片上繫統設計,具有一定的應用參攷價值.
상세개소료기우130 nm공예적다모위성도항기대처리SoC심편적가측성설계,포괄변계소묘측시、존저기내건자측시화전속전소묘측시.위료제고측시효솔화강저측시성본,환사용료측시압축기술.실측결과표명,해방안적측시복개솔최고가체도97.85％,병차실현료근20배적측시압축비솔.제급적각충측시성설계재실제회편측시중이득도험증,가엄범응용우복잡편상계통설계,구유일정적응용삼고개치.
