南京邮电大学学报（自然科学版）
南京郵電大學學報（自然科學版）
남경유전대학학보（자연과학판）
JOURNAL OF NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS(NATURAL SCIENCE)
2013年
2期
117-121
,共5页
张长春%吕超群%郭宇锋%方玉明%陈德媛%李卫
張長春%呂超群%郭宇鋒%方玉明%陳德媛%李衛
장장춘%려초군%곽우봉%방옥명%진덕원%리위
带隙基准%温度系数%电源抑制比%运算放大器
帶隙基準%溫度繫數%電源抑製比%運算放大器
대극기준%온도계수%전원억제비%운산방대기
基于SMIC 0.18 μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源.针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调；采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR)；采用了具有高增益高输出摆幅的常见的两级运放.Cadence仿真结果表明:在1.8V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V.
基于SMIC 0.18 μm CMOS工藝,設計瞭一種適用于數模或模數轉換等模數混閤電路的低溫度繫數、高電源抑製比的帶隙基準電壓源.針對傳統帶隙基準源工作電壓的限製,設計採用電流模結構使之可工作于低電源電壓,且輸齣基準電壓可調；採用共源共柵結構(cascode)作電流源,提高電路的電源抑製比(PSRR)；採用瞭具有高增益高輸齣襬幅的常見的兩級運放.Cadence倣真結果錶明:在1.8V電源電壓下,輸齣基準電壓約為534 mV,溫度在-25～100℃範圍內變化時,溫度繫數為4.8 ppm/℃,低頻電源抑製比為-84 dB,在1.6～2.0 V電源電壓變化範圍內,電壓調整率為0.15 mV/V.
기우SMIC 0.18 μm CMOS공예,설계료일충괄용우수모혹모수전환등모수혼합전로적저온도계수、고전원억제비적대극기준전압원.침대전통대극기준원공작전압적한제,설계채용전류모결구사지가공작우저전원전압,차수출기준전압가조；채용공원공책결구(cascode)작전류원,제고전로적전원억제비(PSRR)；채용료구유고증익고수출파폭적상견적량급운방.Cadence방진결과표명:재1.8V전원전압하,수출기준전압약위534 mV,온도재-25～100℃범위내변화시,온도계수위4.8 ppm/℃,저빈전원억제비위-84 dB,재1.6～2.0 V전원전압변화범위내,전압조정솔위0.15 mV/V.
