智能系统学报
智能繫統學報
지능계통학보
CAAI TRANSACTIONS ON INTELLIGENT SYSTEMS
2012年
4期
302-306
,共5页
刘沛华%鲁华祥%龚国良%刘文鹏
劉沛華%魯華祥%龔國良%劉文鵬
류패화%로화상%공국량%류문붕
矩阵乘法%现场可编程门阵列(FPGA)%环路流水线%C-slow时序重排技术%乘法器设计
矩陣乘法%現場可編程門陣列(FPGA)%環路流水線%C-slow時序重排技術%乘法器設計
구진승법%현장가편정문진렬(FPGA)%배로류수선%C-slow시서중배기술%승법기설계
在数字通信、图像处理等应用领域中需要用到大量的矩阵乘法运算,并且它的计算性能是影响系统性能的关键因素.设计了一个全流水结构的并行双精度浮点矩阵乘法器以提高计算性能,并在Xilinx Virtex-5 LX155现场可编程门阵列(FPGA)上完成了方案的实现.乘法器中处理单元(PE)按阵列形式排列,在一个FPGA芯片上可集成10个PE单元实现并行计算.为了提高工作频率,PE单元采用流水线结构,并运用C-slow时序重排技术解决了环路流水线上“数据相关冲突”的问题.仿真结果表明,该乘法器的峰值计算性能可达到5000 MFLOPS.此外,对不同维数的矩阵乘法进行了实验,其结果也证实了该设计达到了较高的计算性能.
在數字通信、圖像處理等應用領域中需要用到大量的矩陣乘法運算,併且它的計算性能是影響繫統性能的關鍵因素.設計瞭一箇全流水結構的併行雙精度浮點矩陣乘法器以提高計算性能,併在Xilinx Virtex-5 LX155現場可編程門陣列(FPGA)上完成瞭方案的實現.乘法器中處理單元(PE)按陣列形式排列,在一箇FPGA芯片上可集成10箇PE單元實現併行計算.為瞭提高工作頻率,PE單元採用流水線結構,併運用C-slow時序重排技術解決瞭環路流水線上“數據相關遲突”的問題.倣真結果錶明,該乘法器的峰值計算性能可達到5000 MFLOPS.此外,對不同維數的矩陣乘法進行瞭實驗,其結果也證實瞭該設計達到瞭較高的計算性能.
재수자통신、도상처리등응용영역중수요용도대량적구진승법운산,병차타적계산성능시영향계통성능적관건인소.설계료일개전류수결구적병행쌍정도부점구진승법기이제고계산성능,병재Xilinx Virtex-5 LX155현장가편정문진렬(FPGA)상완성료방안적실현.승법기중처리단원(PE)안진렬형식배렬,재일개FPGA심편상가집성10개PE단원실현병행계산.위료제고공작빈솔,PE단원채용류수선결구,병운용C-slow시서중배기술해결료배로류수선상“수거상관충돌”적문제.방진결과표명,해승법기적봉치계산성능가체도5000 MFLOPS.차외,대불동유수적구진승법진행료실험,기결과야증실료해설계체도료교고적계산성능.
