山西电子技术
山西電子技術
산서전자기술
SHANXI ELECTRONIC TECHNOLOGY
2012年
4期
3-4,6
,共3页
串行进位链%超前进位加法器%时间延迟
串行進位鏈%超前進位加法器%時間延遲
천행진위련%초전진위가법기%시간연지
serial binary adder chain%carry look-ahead adder%delay
通过对计算机加法器的研究，从门电路标准延迟模型出发，在对超前进位加法器逻辑公式研究的基础上，在主要考虑速度的前提下，给出了超前进位加法器的逻辑电路的设计方案。主要对16位、32位加法器的逻辑电路进行分析设计，通过计算加法器的延迟时间来对比超前进位加法器与传统串行进位链加法器，得出超前进位算法在实际电路中使加法器的运算速度达到最优。
通過對計算機加法器的研究，從門電路標準延遲模型齣髮，在對超前進位加法器邏輯公式研究的基礎上，在主要攷慮速度的前提下，給齣瞭超前進位加法器的邏輯電路的設計方案。主要對16位、32位加法器的邏輯電路進行分析設計，通過計算加法器的延遲時間來對比超前進位加法器與傳統串行進位鏈加法器，得齣超前進位算法在實際電路中使加法器的運算速度達到最優。
통과대계산궤가법기적연구，종문전로표준연지모형출발，재대초전진위가법기라집공식연구적기출상，재주요고필속도적전제하，급출료초전진위가법기적라집전로적설계방안。주요대16위、32위가법기적라집전로진행분석설계，통과계산가법기적연지시간래대비초전진위가법기여전통천행진위련가법기，득출초전진위산법재실제전로중사가법기적운산속도체도최우。
Through the research of computer adder, from the standard delay model of a gate and mainly considering the premise of speed, the paper gives the carry advance adder design scheme of the logic circuit. It mainly makes the analysis of the circuit design to the 16, 32-bit adder, through calculating the delay time to compare carry look-ahead adder with the traditional serial binary adder chain, and drawing a conclusion： the advanced carry algorithm makes adder operation speed to achieve the most optimal condition in the practical circuit.
