玉林师范学院学报
玉林師範學院學報
옥림사범학원학보
Journal of Yulin Teachers College
2013年
5期
23-27
,共5页
逻辑分析仪%现场可编程门阵列%Verilog 硬件描述语言%仿真
邏輯分析儀%現場可編程門陣列%Verilog 硬件描述語言%倣真
라집분석의%현장가편정문진렬%Verilog 경건묘술어언%방진
logic analyzer%FPGA%Verilog HDL%simulator
在嵌入式开发调试中，逻辑分析仪可以很好的辅助开发人员进行断点、触发和跟踪等调试.本设计应用Verilog HDL硬件描述语言和FPGA芯片设计一个多通道的简易逻辑分析仪，当逻辑信号的门限电压以0.25V为步长值在0.25V~4V之间变化时，具有16级采样速率，即可实现一个16通道的逻辑分析仪.
在嵌入式開髮調試中，邏輯分析儀可以很好的輔助開髮人員進行斷點、觸髮和跟蹤等調試.本設計應用Verilog HDL硬件描述語言和FPGA芯片設計一箇多通道的簡易邏輯分析儀，噹邏輯信號的門限電壓以0.25V為步長值在0.25V~4V之間變化時，具有16級採樣速率，即可實現一箇16通道的邏輯分析儀.
재감입식개발조시중，라집분석의가이흔호적보조개발인원진행단점、촉발화근종등조시.본설계응용Verilog HDL경건묘술어언화FPGA심편설계일개다통도적간역라집분석의，당라집신호적문한전압이0.25V위보장치재0.25V~4V지간변화시，구유16급채양속솔，즉가실현일개16통도적라집분석의.
In the embedded development and debugging, logic analyzer is a good aid for developers to finish tasks like breakpoint, triggering and tracking. The design of a 16-channel logic analyzer is based on Verilog HDL and FPGA chip. The design also has a multi-stage sampling rate, and applies a logic signal threshold voltage of 0.25 to 4V range of the logic level of the input signal by the age of 16-level changes.
