火控雷达技术
火控雷達技術
화공뢰체기술
FIRE CONTROL RADAR TECHNOLOGY
2012年
2期
59-62
,共4页
小步进%低相噪%低杂散%捷变频%锁相频率综合器
小步進%低相譟%低雜散%捷變頻%鎖相頻率綜閤器
소보진%저상조%저잡산%첩변빈%쇄상빈솔종합기
small step%low phase noise%low spurious%frequency agile%PLL frequency synthesizer
本文介绍了一种小步进、低相噪、低杂散、捷变频锁相频率综合器的设计与实现,本设计选用超低相噪锁相环芯片,采用小数分频实现小步进,通过双锁相环“乒乓”工作实现捷变频,经过对环路参数的精心设计,较好的实现了相位噪声、杂散等技术指标。
本文介紹瞭一種小步進、低相譟、低雜散、捷變頻鎖相頻率綜閤器的設計與實現,本設計選用超低相譟鎖相環芯片,採用小數分頻實現小步進,通過雙鎖相環“乒乓”工作實現捷變頻,經過對環路參數的精心設計,較好的實現瞭相位譟聲、雜散等技術指標。
본문개소료일충소보진、저상조、저잡산、첩변빈쇄상빈솔종합기적설계여실현,본설계선용초저상조쇄상배심편,채용소수분빈실현소보진,통과쌍쇄상배“핑퐁”공작실현첩변빈,경과대배로삼수적정심설계,교호적실현료상위조성、잡산등기술지표。
Development and implementation of a small step, low phase noise, low spur, agile PLL frequency syn-thesizer are presented. Ultralow phase noise PLL chip is selected in the design, using decimal frequency divider to implement small step, and using ping-pang operation of double PLLs to realize frequency agile. The technical spec-ifications like phase noise, spurious are better achieved by carefully designing loop parameters.