电子测试
電子測試
전자측시
ELECTRONIC TEST
2012年
8期
43-46,51
,共5页
DSP%Builder%Simulink%FIR滤波器
DSP%Builder%Simulink%FIR濾波器
DSP%Builder%Simulink%FIR려파기
DSP Builder%Simulink%FIR filter
现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。
現場可編程門陣列（FPGA）器件廣汎用于數字信號處理領域,而使用VHDL或VerilogHDL語言進行設計比較複雜。提齣一種採用FDATOOL工具和DSP Builder實現FIR濾波器的設計方案,按照MATLAB/Simulink/DSP Builder/QuartusII設計流程,使用FDATOOL工具可以實時調整濾波器的參數,採用DSP Builder設計瞭一箇16階FIR低通濾波器模型,併完成瞭倣真與驗證,將模型轉換生成VHDL代碼,實現瞭基于FPGA的數字濾波器的設計。結果錶明,該方法簡單易行,易脩改與移植,可滿足設計要求,它驗證瞭採用DSP Builder實現數字濾波器設計的獨特優勢。
현장가편정문진렬（FPGA）기건엄범용우수자신호처리영역,이사용VHDL혹VerilogHDL어언진행설계비교복잡。제출일충채용FDATOOL공구화DSP Builder실현FIR려파기적설계방안,안조MATLAB/Simulink/DSP Builder/QuartusII설계류정,사용FDATOOL공구가이실시조정려파기적삼수,채용DSP Builder설계료일개16계FIR저통려파기모형,병완성료방진여험증,장모형전환생성VHDL대마,실현료기우FPGA적수자려파기적설계。결과표명,해방법간단역행,역수개여이식,가만족설계요구,타험증료채용DSP Builder실현수자려파기설계적독특우세。
Field programmable gate array（FPGA） devices are widely used in digital signal processing applications,the use of VHDL or VerilogHDL languages to design more complex.Proposed a FDATOOL tool and DSP Builder FIR filter design program of MATLAB/Simulink/DSP Builder/the Quartus II design flow use the FDATOOL tools to adjust the filter parameters in real time using DSP Builder design a 16-order FIRlow-pass filter model,and complete the simulation and verification,model transformation to generate the VHDL code,and FPGA-based digital filter design.The results show that the method is simple,easy to modify and transplantation,can meet the design requirements,it verifies that the unique advantages of the digital filter design using DSP Builder.
