微电子学
微電子學
미전자학
MICROELECTRONICS
2013年
2期
266-269
,共4页
CMOS器件%闩锁效应%dVss/出触发%寄生可控硅模型%瞬态仿真
CMOS器件%閂鎖效應%dVss/齣觸髮%寄生可控硅模型%瞬態倣真
CMOS기건%산쇄효응%dVss/출촉발%기생가공규모형%순태방진
从半导体器件物理的角度分析了dVss/dt触发N阱CMOS器件的闩锁失效现象.当瞬时负电压脉冲峰值满足Vss-peak＜Vss0(导通临界值约为-0.8 V)时,CMOS器件发生闩锁效应.dVss/dt外界触发作用消失后,为了达到稳定闩锁效应状态,存储在寄生PNPN结构中耗尽电容的电荷量Qc要大于Qc0(临界值),需要足够的脉冲宽度和较小的晶体管渡越时间.Silvaco瞬态仿真验证表明,该研究结果可用于改善CMOS集成电路的可靠性设计.
從半導體器件物理的角度分析瞭dVss/dt觸髮N阱CMOS器件的閂鎖失效現象.噹瞬時負電壓脈遲峰值滿足Vss-peak＜Vss0(導通臨界值約為-0.8 V)時,CMOS器件髮生閂鎖效應.dVss/dt外界觸髮作用消失後,為瞭達到穩定閂鎖效應狀態,存儲在寄生PNPN結構中耗儘電容的電荷量Qc要大于Qc0(臨界值),需要足夠的脈遲寬度和較小的晶體管渡越時間.Silvaco瞬態倣真驗證錶明,該研究結果可用于改善CMOS集成電路的可靠性設計.
종반도체기건물리적각도분석료dVss/dt촉발N정CMOS기건적산쇄실효현상.당순시부전압맥충봉치만족Vss-peak＜Vss0(도통림계치약위-0.8 V)시,CMOS기건발생산쇄효응.dVss/dt외계촉발작용소실후,위료체도은정산쇄효응상태,존저재기생PNPN결구중모진전용적전하량Qc요대우Qc0(림계치),수요족구적맥충관도화교소적정체관도월시간.Silvaco순태방진험증표명,해연구결과가용우개선CMOS집성전로적가고성설계.
