仪表技术与传感器
儀錶技術與傳感器
의표기술여전감기
INSTRUMENT TECHNIQUE AND SENSOR
2013年
1期
36-38,78
,共4页
高速ADC%交叉采样%FPGA
高速ADC%交扠採樣%FPGA
고속ADC%교차채양%FPGA
设计了2通道和4通道高速ADC交叉采样控制器,可以把采样速率分别提高到2倍和4倍.对高速ADC,使用CPU无法满足速度要求,所以使用FPGA实现控制.控制器使用了FPGA片内锁相环产生具有等相位差的采样时钟、输出时钟和控制信号,对输入的ADC交叉采样数据进行交叉处理,然后输出合成的高速采样数据.仿真结果表明,这种交叉采样的控制算法是可以实现的.
設計瞭2通道和4通道高速ADC交扠採樣控製器,可以把採樣速率分彆提高到2倍和4倍.對高速ADC,使用CPU無法滿足速度要求,所以使用FPGA實現控製.控製器使用瞭FPGA片內鎖相環產生具有等相位差的採樣時鐘、輸齣時鐘和控製信號,對輸入的ADC交扠採樣數據進行交扠處理,然後輸齣閤成的高速採樣數據.倣真結果錶明,這種交扠採樣的控製算法是可以實現的.
설계료2통도화4통도고속ADC교차채양공제기,가이파채양속솔분별제고도2배화4배.대고속ADC,사용CPU무법만족속도요구,소이사용FPGA실현공제.공제기사용료FPGA편내쇄상배산생구유등상위차적채양시종、수출시종화공제신호,대수입적ADC교차채양수거진행교차처리,연후수출합성적고속채양수거.방진결과표명,저충교차채양적공제산법시가이실현적.