西安电子科技大学学报（自然科学版）
西安電子科技大學學報（自然科學版）
서안전자과기대학학보（자연과학판）
JOURNAL OF XIDIAN UNIVERSITY(NATURAL SCIENCE)
2013年
6期
62-66
,共5页
刘马良%朱樟明%郭旭龙%杨银堂
劉馬良%硃樟明%郭旭龍%楊銀堂
류마량%주장명%곽욱룡%양은당
直接数字频率合成器%坐标旋转机算法%时钟内插%改进相位幅度映射%CMOS
直接數字頻率閤成器%坐標鏇轉機算法%時鐘內插%改進相位幅度映射%CMOS
직접수자빈솔합성기%좌표선전궤산법%시종내삽%개진상위폭도영사%CMOS
direct digital frequency synthesizer%coordinate rotation digital computer%clock interpolation%improved for phase to sine-amplitude mapping%complementary metal oxide semiconductor
直接数字频率合成器由于具有快速的频率转换时间和极高的频率分辨率,已得到了广泛的应用,但输出带宽较窄和杂散抑制较差一直是制约直接数字频率合成器输出信号质量的关键因素.基于改进的CORDIC相位幅度映射技术,采用4级流水线结构的相位累加器,设计了一种4路内插CORDIC结构的14位高速直接数字频率合成器IP核.与传统单路CORDIC结构相比,时钟采样频率是原来的4倍,能有效提高输出信号的无杂散动态范围,并降低电路的复杂度和面积.验证结果表明,当采样时钟频率为1 GHz、频率分辨率为0.23 Hz、输出频率为82 MHz时,无杂散动态范围为86.7 dBc,基于0.18μm 1P6M CMOS工艺所实现的IP核有效面积为1.33 mm2,能嵌入式应用于高精度宽频雷达、通讯系统的系统芯片.
直接數字頻率閤成器由于具有快速的頻率轉換時間和極高的頻率分辨率,已得到瞭廣汎的應用,但輸齣帶寬較窄和雜散抑製較差一直是製約直接數字頻率閤成器輸齣信號質量的關鍵因素.基于改進的CORDIC相位幅度映射技術,採用4級流水線結構的相位纍加器,設計瞭一種4路內插CORDIC結構的14位高速直接數字頻率閤成器IP覈.與傳統單路CORDIC結構相比,時鐘採樣頻率是原來的4倍,能有效提高輸齣信號的無雜散動態範圍,併降低電路的複雜度和麵積.驗證結果錶明,噹採樣時鐘頻率為1 GHz、頻率分辨率為0.23 Hz、輸齣頻率為82 MHz時,無雜散動態範圍為86.7 dBc,基于0.18μm 1P6M CMOS工藝所實現的IP覈有效麵積為1.33 mm2,能嵌入式應用于高精度寬頻雷達、通訊繫統的繫統芯片.
직접수자빈솔합성기유우구유쾌속적빈솔전환시간화겁고적빈솔분변솔,이득도료엄범적응용,단수출대관교착화잡산억제교차일직시제약직접수자빈솔합성기수출신호질량적관건인소.기우개진적CORDIC상위폭도영사기술,채용4급류수선결구적상위루가기,설계료일충4로내삽CORDIC결구적14위고속직접수자빈솔합성기IP핵.여전통단로CORDIC결구상비,시종채양빈솔시원래적4배,능유효제고수출신호적무잡산동태범위,병강저전로적복잡도화면적.험증결과표명,당채양시종빈솔위1 GHz、빈솔분변솔위0.23 Hz、수출빈솔위82 MHz시,무잡산동태범위위86.7 dBc,기우0.18μm 1P6M CMOS공예소실현적IP핵유효면적위1.33 mm2,능감입식응용우고정도관빈뢰체、통신계통적계통심편.
