基于DSP Builder的插值滤波器的设计及FPGA实现
기우DSP Builder적삽치려파기적설계급FPGA실현
Design of interpolation filter based on DSP Builder and FPGA implementation
  • 万方数据
    微型机与应用 미형궤여응용
    MICROCOMPUTER & ITS APPLICATIONS
    2013年 1期 54-56 ,共3页

    杨守良%杨保亮

    양수량%양보량

    DSP Builder%插值滤波器%FPGA%回路硬件仿真 DSP Builder%插值濾波器%FPGA%迴路硬件倣真
    DSP Builder%삽치려파기%FPGA%회로경건방진
    在数字接收机中,通常需要对采样的数据进行一定倍数的插值.采用Altera公司的DSP Builder设计工具,在MATLAB/Simulink中建立相应的算法模型并仿真.通过引入回路硬件模块,将硬件平台接入由Simulink构建的仿真测试回路中进行软硬件协同仿真,最后可以直接生成FPGA的下载文件.该方法简化了设计流程,降低了开发成本和周期,具有广阔的应用前景.
    재수자접수궤중,통상수요대채양적수거진행일정배수적삽치.채용Altera공사적DSP Builder설계공구,재MATLAB/Simulink중건립상응적산법모형병방진.통과인입회로경건모괴,장경건평태접입유Simulink구건적방진측시회로중진행연경건협동방진,최후가이직접생성FPGA적하재문건.해방법간화료설계류정,강저료개발성본화주기,구유엄활적응용전경.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문