郑州大学学报（工学版）
鄭州大學學報（工學版）
정주대학학보（공학판）
JOURNAL OF ZHENGZHOU UNIVERSITY(ENGINEERING SCIENCE)
2012年
6期
10-14
,共5页
娄建安%李川涛%常小龙%满梦华
婁建安%李川濤%常小龍%滿夢華
루건안%리천도%상소룡%만몽화
时序逻辑%演化%在片电路%Microblaze
時序邏輯%縯化%在片電路%Microblaze
시서라집%연화%재편전로%Microblaze
针对EHW(Evolvable Hardware)技术在电子设计自动化、容错运行、自诊断、自适应和自修复等方面的特点,借鉴传统时序电路设计的方法,建立了适应于片内进化的时序电路演化模型和基于Xilinx FPGA Virtex-5 (XC5VLX110T)的Microblaze软核结构,并运行GA算法对本文设计的VRC进行配置、演化.进而,利用设计的时序电路演化模型成功演化了1001检波器以及二、四、八分频器等时序逻辑电路,验证了本模型的有效性、通用性,并深入分析了演化算法中的随机数种子对演化性能的影响,可为演化算法设计提供一定的参考.
針對EHW(Evolvable Hardware)技術在電子設計自動化、容錯運行、自診斷、自適應和自脩複等方麵的特點,藉鑒傳統時序電路設計的方法,建立瞭適應于片內進化的時序電路縯化模型和基于Xilinx FPGA Virtex-5 (XC5VLX110T)的Microblaze軟覈結構,併運行GA算法對本文設計的VRC進行配置、縯化.進而,利用設計的時序電路縯化模型成功縯化瞭1001檢波器以及二、四、八分頻器等時序邏輯電路,驗證瞭本模型的有效性、通用性,併深入分析瞭縯化算法中的隨機數種子對縯化性能的影響,可為縯化算法設計提供一定的參攷.
침대EHW(Evolvable Hardware)기술재전자설계자동화、용착운행、자진단、자괄응화자수복등방면적특점,차감전통시서전로설계적방법,건립료괄응우편내진화적시서전로연화모형화기우Xilinx FPGA Virtex-5 (XC5VLX110T)적Microblaze연핵결구,병운행GA산법대본문설계적VRC진행배치、연화.진이,이용설계적시서전로연화모형성공연화료1001검파기이급이、사、팔분빈기등시서라집전로,험증료본모형적유효성、통용성,병심입분석료연화산법중적수궤수충자대연화성능적영향,가위연화산법설계제공일정적삼고.
