微型机与应用
微型機與應用
미형궤여응용
MICROCOMPUTER & ITS APPLICATIONS
2012年
16期
61-63,66
,共4页
王鹏%侯立刚%吴武臣%彭晓宏
王鵬%侯立剛%吳武臣%彭曉宏
왕붕%후립강%오무신%팽효굉
接口逻辑模型%分层次物理设计%降低设计耗时%时序优化
接口邏輯模型%分層次物理設計%降低設計耗時%時序優化
접구라집모형%분층차물리설계%강저설계모시%시서우화
interface logic model%hierarchical physical design%runtime reduction%timing optimization
以一款基于TSMC0．18μm工艺的MCU芯片WT20为例，采用设计规划的方法在原有的展平式设计中将ARMCortex—M0处理器的核心部分分离出来，作为一个接口逻辑模型（ILM）进行设计，之后在整个设计的顶层调入设计好的接口逻辑模型，完成整个MCU芯片的物理设计。采用接口逻辑模型的分层次物理设计与原有的展平式物理设计相比，设计耗时显著缩短。此外，在新的物理设计中，穿过处理器核心部分的关键路径在时序方面也有了一定的改善，证明了接口逻辑模型在缩短设计耗时的同时可以保证时序的正确性。
以一款基于TSMC0．18μm工藝的MCU芯片WT20為例，採用設計規劃的方法在原有的展平式設計中將ARMCortex—M0處理器的覈心部分分離齣來，作為一箇接口邏輯模型（ILM）進行設計，之後在整箇設計的頂層調入設計好的接口邏輯模型，完成整箇MCU芯片的物理設計。採用接口邏輯模型的分層次物理設計與原有的展平式物理設計相比，設計耗時顯著縮短。此外，在新的物理設計中，穿過處理器覈心部分的關鍵路徑在時序方麵也有瞭一定的改善，證明瞭接口邏輯模型在縮短設計耗時的同時可以保證時序的正確性。
이일관기우TSMC0．18μm공예적MCU심편WT20위례，채용설계규화적방법재원유적전평식설계중장ARMCortex—M0처리기적핵심부분분리출래，작위일개접구라집모형（ILM）진행설계，지후재정개설계적정층조입설계호적접구라집모형，완성정개MCU심편적물리설계。채용접구라집모형적분층차물리설계여원유적전평식물리설계상비，설계모시현저축단。차외，재신적물리설계중，천과처리기핵심부분적관건로경재시서방면야유료일정적개선，증명료접구라집모형재축단설계모시적동시가이보증시서적정학성。
In this paper, we use design planning method to pick up the ARM Cortex-M0 core as a block from a flat MCU design WT20 based on TSMC 0.18 μm process technology and created interface logic model （ILM） for the block, then ILM in top- level design. Using the hierarchical design including ILM, the runtime is reduced relatively. Meanwhile the boundary timing become more optimal which can also prove the timing accuracy of ILM.
