电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2013年
4期
14-18
,共5页
LDO%瞬态响应%偏置增强%静态电流%跨导放大器
LDO%瞬態響應%偏置增彊%靜態電流%跨導放大器
LDO%순태향응%편치증강%정태전류%과도방대기
利用RC高通电路的思想,针对LDO提出了一种新的瞬态增强电路结构.该电路设计有效地加快了LDO的瞬态响应速度,而且瞬态增强电路工作的过程中,系统的功耗并没有增加.此LDO芯片设计采用SMIC公司的0.18 μmCMOS混合信号工艺.仿真结果表明:整个LDO是静态电流为3.2μA;相位裕度保持在90.19°以上;在电源电压为1.8 V,输出电压为1.3 V的情况下,当负载电流在10 ns内由100 mA降到50 mA时,其建立时间由原来的和28 μs减少到8 μs;而在负载电流为100 mA的条件下,电源电压在10 ns内,由1.8 V跳变到2.3 V时,输出电压的建立时间由47 μs降低为15 μs.
利用RC高通電路的思想,針對LDO提齣瞭一種新的瞬態增彊電路結構.該電路設計有效地加快瞭LDO的瞬態響應速度,而且瞬態增彊電路工作的過程中,繫統的功耗併沒有增加.此LDO芯片設計採用SMIC公司的0.18 μmCMOS混閤信號工藝.倣真結果錶明:整箇LDO是靜態電流為3.2μA;相位裕度保持在90.19°以上;在電源電壓為1.8 V,輸齣電壓為1.3 V的情況下,噹負載電流在10 ns內由100 mA降到50 mA時,其建立時間由原來的和28 μs減少到8 μs;而在負載電流為100 mA的條件下,電源電壓在10 ns內,由1.8 V跳變到2.3 V時,輸齣電壓的建立時間由47 μs降低為15 μs.
이용RC고통전로적사상,침대LDO제출료일충신적순태증강전로결구.해전로설계유효지가쾌료LDO적순태향응속도,이차순태증강전로공작적과정중,계통적공모병몰유증가.차LDO심편설계채용SMIC공사적0.18 μmCMOS혼합신호공예.방진결과표명:정개LDO시정태전류위3.2μA;상위유도보지재90.19°이상;재전원전압위1.8 V,수출전압위1.3 V적정황하,당부재전류재10 ns내유100 mA강도50 mA시,기건립시간유원래적화28 μs감소도8 μs;이재부재전류위100 mA적조건하,전원전압재10 ns내,유1.8 V도변도2.3 V시,수출전압적건립시간유47 μs강저위15 μs.
