福建电脑
福建電腦
복건전뇌
FUJIAN COMPUTER
2012年
2期
162-163,100
,共3页
带隙基准源%CMOS%温度系数
帶隙基準源%CMOS%溫度繫數
대극기준원%CMOS%온도계수
分析了传统带隙基准源的基本原理,并在此基础上一款CMOS带隙基准源电路。该电路基于UMC0.18μm CMOS工艺设计,利用cadence软件进行仿真。仿真结果表明,CMOS带隙基准源稳定输出电压1.22V,该电路在温度从-50-100℃进行扫描,其变化率为10.7ppm/℃,电源电压在1.7V-1.9V范围内发生变化时帯隙基准源输出电压变化很小。
分析瞭傳統帶隙基準源的基本原理,併在此基礎上一款CMOS帶隙基準源電路。該電路基于UMC0.18μm CMOS工藝設計,利用cadence軟件進行倣真。倣真結果錶明,CMOS帶隙基準源穩定輸齣電壓1.22V,該電路在溫度從-50-100℃進行掃描,其變化率為10.7ppm/℃,電源電壓在1.7V-1.9V範圍內髮生變化時帯隙基準源輸齣電壓變化很小。
분석료전통대극기준원적기본원리,병재차기출상일관CMOS대극기준원전로。해전로기우UMC0.18μm CMOS공예설계,이용cadence연건진행방진。방진결과표명,CMOS대극기준원은정수출전압1.22V,해전로재온도종-50-100℃진행소묘,기변화솔위10.7ppm/℃,전원전압재1.7V-1.9V범위내발생변화시대극기준원수출전압변화흔소。
