电子科技
電子科技
전자과기
IT AGE
2014年
6期
46-49,53
,共5页
快速傅里叶变换%可配置%现场可编程门阵列
快速傅裏葉變換%可配置%現場可編程門陣列
쾌속부리협변환%가배치%현장가편정문진렬
针对FFT算法基于FPGA实现可配置的IP核.采用基于流水线结构和快速并行算法实现了蝶形运算和4k点FFT的输入点数、数据位宽、分解基自由配置.使用Verilog语言编写,利用ModelSim仿真,由ISE综合并下载,在Xilinx公司的Virtex-5 xc5vfx70t器件上以200 MHz的时钟实现验证,运算结果与其他设计的运算效率对比有一定优势.
針對FFT算法基于FPGA實現可配置的IP覈.採用基于流水線結構和快速併行算法實現瞭蝶形運算和4k點FFT的輸入點數、數據位寬、分解基自由配置.使用Verilog語言編寫,利用ModelSim倣真,由ISE綜閤併下載,在Xilinx公司的Virtex-5 xc5vfx70t器件上以200 MHz的時鐘實現驗證,運算結果與其他設計的運算效率對比有一定優勢.
침대FFT산법기우FPGA실현가배치적IP핵.채용기우류수선결구화쾌속병행산법실현료접형운산화4k점FFT적수입점수、수거위관、분해기자유배치.사용Verilog어언편사,이용ModelSim방진,유ISE종합병하재,재Xilinx공사적Virtex-5 xc5vfx70t기건상이200 MHz적시종실현험증,운산결과여기타설계적운산효솔대비유일정우세.
