深亚微米并行CRC32编码芯片的设计和实现
심아미미병행CRC32편마심편적설계화실현
Design and implementation of deep sub-micron parallel CRC32 coding chip
  • 万方数据
    河北大学学报（自然科学版） 하북대학학보（자연과학판）
    JOURNAL OF HEBEI UNIVERSITY(NATURAL SCIENCE EDITION)
    2014年 1期 89-93 ,共5页

    郭宝增%吴鹏飞

    곽보증%오붕비

    CRC32%并行%FPGA%Design Compiler%Soc Encounter CRC32%併行%FPGA%Design Compiler%Soc Encounter
    CRC32%병행%FPGA%Design Compiler%Soc Encounter
    CRC32%Parallel%FPGA%Design Compiler%Soc Encounter
    在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.
    재분석CRC편마산법적기출상,종전통적천행편마산법착수,추도출괄합고속통신적병행산법,통과FPGA(현장가편정문진렬)험증학보산법대마적라집공능정학;채용중심국제simc18(180 nm공예고)실현료병행CRC32편마심편적설계.해설계구유편마속도쾌、점용자원소、저공모、역우양산등우점.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문