电子科技
電子科技
전자과기
IT AGE
2012年
5期
108-110,114
,共4页
DCM动态重配置%Xilinx%Virtex-4%时钟源
DCM動態重配置%Xilinx%Virtex-4%時鐘源
DCM동태중배치%Xilinx%Virtex-4%시종원
DCM dynamic reconfiguration ports%Xilinx Virtex-4%clock source
介绍了Xilinx FPGA中DCM的结构和相关特性,提出了一种基于Xilinx FPGA的DCM动态重配置的原理方法,并给出了一个具体的实现系统。系统仅通过外部和Xilinx XC4VFX100相连的少数控制线,就可以在输入100 MHz时钟源的条件下,对DCM进行50～300 MHz范围内准确、快速地变频。本设计系统具有接口简单、实时性强、稳定性高等特点,目前已成功应用到某星载系统中。
介紹瞭Xilinx FPGA中DCM的結構和相關特性,提齣瞭一種基于Xilinx FPGA的DCM動態重配置的原理方法,併給齣瞭一箇具體的實現繫統。繫統僅通過外部和Xilinx XC4VFX100相連的少數控製線,就可以在輸入100 MHz時鐘源的條件下,對DCM進行50～300 MHz範圍內準確、快速地變頻。本設計繫統具有接口簡單、實時性彊、穩定性高等特點,目前已成功應用到某星載繫統中。
개소료Xilinx FPGA중DCM적결구화상관특성,제출료일충기우Xilinx FPGA적DCM동태중배치적원리방법,병급출료일개구체적실현계통。계통부통과외부화Xilinx XC4VFX100상련적소수공제선,취가이재수입100 MHz시종원적조건하,대DCM진행50～300 MHz범위내준학、쾌속지변빈。본설계계통구유접구간단、실시성강、은정성고등특점,목전이성공응용도모성재계통중。
This paper introduces the structure and related characteristics of Digital Clock Manager（DCM） in Xilinx FPGA,proposes a scheme reconfiguring the DCM dynamically based on Xilinx FPGA,and gives the specific implementation system.With just a few external control signal lines connected to Xilinx XC4VFX100,this system can enable DCM to change frequency accurately and quickly between 50 MHz and 300 MHz under the 100 MHz input clock source conditions.This design system features a simple interface,real time and high stability,and has already been applied to some satellite system successfully.
