电子设计工程
電子設計工程
전자설계공정
ELECTRONIC DESIGN ENGINEERING
2012年
9期
1-3
,共3页
王超%白忠臣%李世雄%秦水介
王超%白忠臣%李世雄%秦水介
왕초%백충신%리세웅%진수개
VHDL%MTM总线%有限状态机%主控制模块
VHDL%MTM總線%有限狀態機%主控製模塊
VHDL%MTM총선%유한상태궤%주공제모괴
VHDL%MTM bus%FSM%master control module
为了能够更简洁严谨地描述MTM总线的主模块有限状态机的状态转换，同时减少FPGA芯片功耗，提高系统稳定性．文中在分析MTM总线结构和主模块有限状态机模型的基础上，基于VHDL语言采用“单进程”式对该有限状态机进行了设计。并在Quartus II开发软件中实现了对语言代码的编译及程序的时序仿真和功能仿真；通过对仿真波形图的分析验证了该状态机设计的正确性和有效性。
為瞭能夠更簡潔嚴謹地描述MTM總線的主模塊有限狀態機的狀態轉換，同時減少FPGA芯片功耗，提高繫統穩定性．文中在分析MTM總線結構和主模塊有限狀態機模型的基礎上，基于VHDL語言採用“單進程”式對該有限狀態機進行瞭設計。併在Quartus II開髮軟件中實現瞭對語言代碼的編譯及程序的時序倣真和功能倣真；通過對倣真波形圖的分析驗證瞭該狀態機設計的正確性和有效性。
위료능구경간길엄근지묘술MTM총선적주모괴유한상태궤적상태전환，동시감소FPGA심편공모，제고계통은정성．문중재분석MTM총선결구화주모괴유한상태궤모형적기출상，기우VHDL어언채용“단진정”식대해유한상태궤진행료설계。병재Quartus II개발연건중실현료대어언대마적편역급정서적시서방진화공능방진；통과대방진파형도적분석험증료해상태궤설계적정학성화유효성。
To describe the State transition of the core unit of MTMobus briefly and rigorously, while reducing the power consumption of FPGA chip, improve the stability of the system, the finite state machine with ＂single process＂ type by VHDL language on the basic of analyzing MTM-bus architecture and finite state machine model of the main module are designed, at the same time,using the circumstance of Quartus/l to implement the compilation of Language code and the timing simulation, functional simulation ; the correctness and effectiveness of this finite state machine design is proved by the analysis of simulation waveforms.
