无线电通信技术
無線電通信技術
무선전통신기술
RADIO COMMUNICATIONS TECHNOLOGY
2013年
4期
70-72
,共3页
SoC设计%时序收敛%时钟%综合
SoC設計%時序收斂%時鐘%綜閤
SoC설계%시서수렴%시종%종합
在现代深亚微米专用集成电路(ASIC)设计流程中,为使电路性能达到设计者的预期目标,并满足电路工作环境的要求,必须对一个电路设计进行诸如时序、面积和负载等多方面的约束.针对当前SoC设计综合面对的挑战,结合实际项目中的经验,提出了一种有效的对序收敛方法.该方法通过合理利用锁存器的特点设置虚假时钟占空比以及硬化时钟管理模块等方法,能够有效地改善时序,得到了预期的综合结果；从而降低了后端设计难度,减少了整个后端流程的反复时间,加快了设计周期.
在現代深亞微米專用集成電路(ASIC)設計流程中,為使電路性能達到設計者的預期目標,併滿足電路工作環境的要求,必鬚對一箇電路設計進行諸如時序、麵積和負載等多方麵的約束.針對噹前SoC設計綜閤麵對的挑戰,結閤實際項目中的經驗,提齣瞭一種有效的對序收斂方法.該方法通過閤理利用鎖存器的特點設置虛假時鐘佔空比以及硬化時鐘管理模塊等方法,能夠有效地改善時序,得到瞭預期的綜閤結果；從而降低瞭後耑設計難度,減少瞭整箇後耑流程的反複時間,加快瞭設計週期.
재현대심아미미전용집성전로(ASIC)설계류정중,위사전로성능체도설계자적예기목표,병만족전로공작배경적요구,필수대일개전로설계진행제여시서、면적화부재등다방면적약속.침대당전SoC설계종합면대적도전,결합실제항목중적경험,제출료일충유효적대서수렴방법.해방법통과합리이용쇄존기적특점설치허가시종점공비이급경화시종관리모괴등방법,능구유효지개선시서,득도료예기적종합결과；종이강저료후단설계난도,감소료정개후단류정적반복시간,가쾌료설계주기.
