湖南大学学报（自然科学版）
湖南大學學報（自然科學版）
호남대학학보（자연과학판）
JOURNAL OF HUNAN UNIVERSITY(NATURAL SCIENCES EDITION)
2012年
8期
48-51
,共4页
陈迪平%吴旭%黄嵩人%季惠才%王镇道
陳迪平%吳旭%黃嵩人%季惠纔%王鎮道
진적평%오욱%황숭인%계혜재%왕진도
带隙基准电压源%低压%正温度系数%负温度系数%电源抑制比
帶隙基準電壓源%低壓%正溫度繫數%負溫度繫數%電源抑製比
대극기준전압원%저압%정온도계수%부온도계수%전원억제비
为消除运算放大器失调电压对带隙电压精度的影响,采用NPN型三极管产生△Vbe,并设计全新的反馈环路结构产生了低压带隙电压.电路采用SMIC 0.18 μm CMOS工艺实现,该新型低压带隙基准源设计输出电压为0.5V,温度系数为8 ppm/℃,电源抑制比达到-130 dB,并成功运用于16位高速ADC芯片中.
為消除運算放大器失調電壓對帶隙電壓精度的影響,採用NPN型三極管產生△Vbe,併設計全新的反饋環路結構產生瞭低壓帶隙電壓.電路採用SMIC 0.18 μm CMOS工藝實現,該新型低壓帶隙基準源設計輸齣電壓為0.5V,溫度繫數為8 ppm/℃,電源抑製比達到-130 dB,併成功運用于16位高速ADC芯片中.
위소제운산방대기실조전압대대극전압정도적영향,채용NPN형삼겁관산생△Vbe,병설계전신적반궤배로결구산생료저압대극전압.전로채용SMIC 0.18 μm CMOS공예실현,해신형저압대극기준원설계수출전압위0.5V,온도계수위8 ppm/℃,전원억제비체도-130 dB,병성공운용우16위고속ADC심편중.
