核电子学与探测技术
覈電子學與探測技術
핵전자학여탐측기술
NUCLEAR ELECTRONICS & DETECTION TECHNOLOGY
2013年
2期
257-262
,共6页
周云波%杨煜%于宗光%单悦尔%曹华锋%杨兵
週雲波%楊煜%于宗光%單悅爾%曹華鋒%楊兵
주운파%양욱%우종광%단열이%조화봉%양병
滤波成形器%计数率最优化%弱反型区%嵌套式反馈回路
濾波成形器%計數率最優化%弱反型區%嵌套式反饋迴路
려파성형기%계수솔최우화%약반형구%감투식반궤회로
描述了一种适用于便携式数字辐射探测仪前端读出电路的高速、低功耗、噪声性能优良的滤波成形电路的设计.在铭记功耗、噪声设计指标的同时,通过模拟分析的方法,变换准高斯CR-(RC)n滤波成形器的阶数n和成形时间,优化电路的计数率.该滤波成形器利用工作在弱反型区MOS管的特性,实现运算放大器的低功耗设计,并引入嵌套式反馈回路,在保证噪声性能的基础上,获得可消除输出过冲的带宽.芯片采用华润上华0.5DPDM工艺制造,成型时间达到250ns(Cdet=20 pf),最大计数率可达500 kcps,等效噪声电荷(ENC)为453ē,功耗仅为34.5 μW.
描述瞭一種適用于便攜式數字輻射探測儀前耑讀齣電路的高速、低功耗、譟聲性能優良的濾波成形電路的設計.在銘記功耗、譟聲設計指標的同時,通過模擬分析的方法,變換準高斯CR-(RC)n濾波成形器的階數n和成形時間,優化電路的計數率.該濾波成形器利用工作在弱反型區MOS管的特性,實現運算放大器的低功耗設計,併引入嵌套式反饋迴路,在保證譟聲性能的基礎上,穫得可消除輸齣過遲的帶寬.芯片採用華潤上華0.5DPDM工藝製造,成型時間達到250ns(Cdet=20 pf),最大計數率可達500 kcps,等效譟聲電荷(ENC)為453ē,功耗僅為34.5 μW.
묘술료일충괄용우편휴식수자복사탐측의전단독출전로적고속、저공모、조성성능우량적려파성형전로적설계.재명기공모、조성설계지표적동시,통과모의분석적방법,변환준고사CR-(RC)n려파성형기적계수n화성형시간,우화전로적계수솔.해려파성형기이용공작재약반형구MOS관적특성,실현운산방대기적저공모설계,병인입감투식반궤회로,재보증조성성능적기출상,획득가소제수출과충적대관.심편채용화윤상화0.5DPDM공예제조,성형시간체도250ns(Cdet=20 pf),최대계수솔가체500 kcps,등효조성전하(ENC)위453ē,공모부위34.5 μW.
