计算机辅助设计与图形学学报
計算機輔助設計與圖形學學報
계산궤보조설계여도형학학보
JOURNAL OF COMPUTER-AIDED DESIGN & COMPUTER GRAPHICS
2014年
6期
1015-1024
,共10页
刘洋%杨海钢%黄志洪%刘峰%罗杨
劉洋%楊海鋼%黃誌洪%劉峰%囉楊
류양%양해강%황지홍%류봉%라양
可编程门阵列%布线%重复搜索%拥塞节点%临界度判定
可編程門陣列%佈線%重複搜索%擁塞節點%臨界度判定
가편정문진렬%포선%중복수색%옹새절점%림계도판정
field programmable gate array%routing%repeated search%congested nodes%criticality determinant
为了提高FPGA布线的运行速度,提出一种减少重复搜索的快速布线算法,该算法分为布通驱动布线算法和时序驱动布线算法.在布通驱动布线算法中,通过把线网的布线路径转换成连接的布线路径来判断每条连接的路径中是否存在拥塞节点,如果存在,保留其布线路径,否则重新进行搜索;时序驱动布线算法采用临界度判定机制来平衡运行速度和时序性能之间的比重.实验结果表明,与公认的VPR布线算法相比,布通驱动布线算法和时序驱动布线算法的运行时间分别平均减少了95.19％和28.98％,且时序驱动布线算法的关键路径延时减少了4.80％.
為瞭提高FPGA佈線的運行速度,提齣一種減少重複搜索的快速佈線算法,該算法分為佈通驅動佈線算法和時序驅動佈線算法.在佈通驅動佈線算法中,通過把線網的佈線路徑轉換成連接的佈線路徑來判斷每條連接的路徑中是否存在擁塞節點,如果存在,保留其佈線路徑,否則重新進行搜索;時序驅動佈線算法採用臨界度判定機製來平衡運行速度和時序性能之間的比重.實驗結果錶明,與公認的VPR佈線算法相比,佈通驅動佈線算法和時序驅動佈線算法的運行時間分彆平均減少瞭95.19％和28.98％,且時序驅動佈線算法的關鍵路徑延時減少瞭4.80％.
위료제고FPGA포선적운행속도,제출일충감소중복수색적쾌속포선산법,해산법분위포통구동포선산법화시서구동포선산법.재포통구동포선산법중,통과파선망적포선로경전환성련접적포선로경래판단매조련접적로경중시부존재옹새절점,여과존재,보류기포선로경,부칙중신진행수색;시서구동포선산법채용림계도판정궤제래평형운행속도화시서성능지간적비중.실험결과표명,여공인적VPR포선산법상비,포통구동포선산법화시서구동포선산법적운행시간분별평균감소료95.19％화28.98％,차시서구동포선산법적관건로경연시감소료4.80％.
