固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2013年
6期
571-577
,共7页
低噪声%电源抑制比%误差放大器%带隙基准电路%低压差线性稳压器
低譟聲%電源抑製比%誤差放大器%帶隙基準電路%低壓差線性穩壓器
저조성%전원억제비%오차방대기%대극기준전로%저압차선성은압기
low noise%PSRR%error amplifier%bandgap reference circuit%LDO
提出了一款基于标准0.18μm CMOS工艺的低噪声高电源抑制比(PSRR) CMOS低压差线性稳压器(LDO),其中包括了带隙基准电路.对LDO和带隙基准电路的噪声和电源抑制进行了建模分析,并得出了电路设计原则.根据设计原则使用两级误差放大器实现了低噪声高电源抑制性能,并且通过合理的频率补偿保证了电路稳定.测试结果显示,LDO输出在-40～120℃温度范围内的温度系数约为48×10-6/℃;在1～100 kHz频率范围内输出噪声电压约为37.3 μV;在1 kHz和1 MHz处的PSRR分别大于60 dB和35 dB;芯片总面积约为0.27mm2,无负载电流约为169 μA.
提齣瞭一款基于標準0.18μm CMOS工藝的低譟聲高電源抑製比(PSRR) CMOS低壓差線性穩壓器(LDO),其中包括瞭帶隙基準電路.對LDO和帶隙基準電路的譟聲和電源抑製進行瞭建模分析,併得齣瞭電路設計原則.根據設計原則使用兩級誤差放大器實現瞭低譟聲高電源抑製性能,併且通過閤理的頻率補償保證瞭電路穩定.測試結果顯示,LDO輸齣在-40～120℃溫度範圍內的溫度繫數約為48×10-6/℃;在1～100 kHz頻率範圍內輸齣譟聲電壓約為37.3 μV;在1 kHz和1 MHz處的PSRR分彆大于60 dB和35 dB;芯片總麵積約為0.27mm2,無負載電流約為169 μA.
제출료일관기우표준0.18μm CMOS공예적저조성고전원억제비(PSRR) CMOS저압차선성은압기(LDO),기중포괄료대극기준전로.대LDO화대극기준전로적조성화전원억제진행료건모분석,병득출료전로설계원칙.근거설계원칙사용량급오차방대기실현료저조성고전원억제성능,병차통과합리적빈솔보상보증료전로은정.측시결과현시,LDO수출재-40～120℃온도범위내적온도계수약위48×10-6/℃;재1～100 kHz빈솔범위내수출조성전압약위37.3 μV;재1 kHz화1 MHz처적PSRR분별대우60 dB화35 dB;심편총면적약위0.27mm2,무부재전류약위169 μA.
