CAJ | 학술논문

芯片设计人员需要快速、精确的方法模拟芯片对静电放电的抗扰度，从而充分预测和分析静电放电可能引发的问题。然而通常的方法预测芯片对静电放电的电磁场耦合，不仅需要大量的仿真时间，而且对各种不同的芯片布局缺乏代表性。这里我们提出一个有效的方法来计算集成电路对静电放电的电磁场耦合，并且充分考虑到集成电路中的非线性电路原件。借助芯片的SPICE模型和耦合电磁波能量，可以做出静电放电的合并全波模拟，从而了解芯片内部的电压和电流情况。
심편설계인원수요쾌속、정학적방법모의심편대정전방전적항우도，종이충분예측화분석정전방전가능인발적문제。연이통상적방법예측심편대정전방전적전자장우합，불부수요대량적방진시간，이차대각충불동적심편포국결핍대표성。저리아문제출일개유효적방법래계산집성전로대정전방전적전자장우합，병차충분고필도집성전로중적비선성전로원건。차조심편적SPICE모형화우합전자파능량，가이주출정전방전적합병전파모의，종이료해심편내부적전압화전류정황。