中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2013年
3期
40-45
,共6页
刘奇浩%翁惠辉%张锋%赵建中%吕俊盛%李优
劉奇浩%翁惠輝%張鋒%趙建中%呂俊盛%李優
류기호%옹혜휘%장봉%조건중%려준성%리우
PCI Express2.0%物理编码子层%8b10b编解码%弹性缓冲器
PCI Express2.0%物理編碼子層%8b10b編解碼%彈性緩遲器
PCI Express2.0%물리편마자층%8b10b편해마%탄성완충기
设计了一种应用于PCI Express2.0协议的物理编码子层,可以与物理媒介连接子层共同构成独立的物理层芯片.本文从面积与功耗方面对8b10b编解码的两种实现方法进行比较；并设计了复位控制器、头字符检测电路、时钟补偿弹性缓冲器、内建自测试等电路.全部电路在SMIC 65nm CMOS工艺下综合,SS工艺角、工作频率500MHz条件下芯片面积为5500 μm2,动态功耗为2.74 mW.
設計瞭一種應用于PCI Express2.0協議的物理編碼子層,可以與物理媒介連接子層共同構成獨立的物理層芯片.本文從麵積與功耗方麵對8b10b編解碼的兩種實現方法進行比較；併設計瞭複位控製器、頭字符檢測電路、時鐘補償彈性緩遲器、內建自測試等電路.全部電路在SMIC 65nm CMOS工藝下綜閤,SS工藝角、工作頻率500MHz條件下芯片麵積為5500 μm2,動態功耗為2.74 mW.
설계료일충응용우PCI Express2.0협의적물리편마자층,가이여물리매개련접자층공동구성독립적물리층심편.본문종면적여공모방면대8b10b편해마적량충실현방법진행비교；병설계료복위공제기、두자부검측전로、시종보상탄성완충기、내건자측시등전로.전부전로재SMIC 65nm CMOS공예하종합,SS공예각、공작빈솔500MHz조건하심편면적위5500 μm2,동태공모위2.74 mW.
