计算机工程与科学
計算機工程與科學
계산궤공정여과학
COMPUTER ENGINEERING & SCIENCE
2013年
3期
80-84
,共5页
韩津生%林家骏%周文锦%叶建武
韓津生%林傢駿%週文錦%葉建武
한진생%림가준%주문금%협건무
AES%全流水线%计算加速%FPGA
AES%全流水線%計算加速%FPGA
AES%전류수선%계산가속%FPGA
AES在安全性、高性能、高效率、易用性和灵活性等方面都具有显著的优点,随着业界对计算性能要求的不断提高,在FPGA上实现AES加解密硬核的研究得到了越来越多的关注.在深入分析AES算法的基础上,提出了基于FPGA的AES全流水硬件核设计模型.模型中改进了ae数据块和轮运算的硬件设计结构,有效地提高了AES硬核的计算性能.在Altera公司EP4CE40F23C6 FPGA上的硬件实现结果显示,该AES硬核的硬件资源消耗为6 413个LE和80个M9K,工作频率为310 MHz,计算吞吐率为9.92 Gbps,获得了非常好的计算加速效果.
AES在安全性、高性能、高效率、易用性和靈活性等方麵都具有顯著的優點,隨著業界對計算性能要求的不斷提高,在FPGA上實現AES加解密硬覈的研究得到瞭越來越多的關註.在深入分析AES算法的基礎上,提齣瞭基于FPGA的AES全流水硬件覈設計模型.模型中改進瞭ae數據塊和輪運算的硬件設計結構,有效地提高瞭AES硬覈的計算性能.在Altera公司EP4CE40F23C6 FPGA上的硬件實現結果顯示,該AES硬覈的硬件資源消耗為6 413箇LE和80箇M9K,工作頻率為310 MHz,計算吞吐率為9.92 Gbps,穫得瞭非常好的計算加速效果.
AES재안전성、고성능、고효솔、역용성화령활성등방면도구유현저적우점,수착업계대계산성능요구적불단제고,재FPGA상실현AES가해밀경핵적연구득도료월래월다적관주.재심입분석AES산법적기출상,제출료기우FPGA적AES전류수경건핵설계모형.모형중개진료ae수거괴화륜운산적경건설계결구,유효지제고료AES경핵적계산성능.재Altera공사EP4CE40F23C6 FPGA상적경건실현결과현시,해AES경핵적경건자원소모위6 413개LE화80개M9K,공작빈솔위310 MHz,계산탄토솔위9.92 Gbps,획득료비상호적계산가속효과.
