科学技术与工程
科學技術與工程
과학기술여공정
SCIENCE TECHNOLOGY AND ENGINEERING
2013年
1期
210-213
,共4页
RSA算法%大素数%状态机
RSA算法%大素數%狀態機
RSA산법%대소수%상태궤
在RSA加密算法的硬件设计中,大素数的生成极为关键.为了提高RSA算法中大素数的生成效率,在传统筛法的基础上,提出了一种能自动生成确定性大素数的硬件实现算法-循环迭代法.该算法的硬件实现采用状态机架构,使用VerilogHDL语言描述,并通过Modelsim仿真.实验结果表明,使用该方法生成素数序列,具有快速准确、高效、易于硬件实现的特点,为RSA算法的使用提供了极大的便利.
在RSA加密算法的硬件設計中,大素數的生成極為關鍵.為瞭提高RSA算法中大素數的生成效率,在傳統篩法的基礎上,提齣瞭一種能自動生成確定性大素數的硬件實現算法-循環迭代法.該算法的硬件實現採用狀態機架構,使用VerilogHDL語言描述,併通過Modelsim倣真.實驗結果錶明,使用該方法生成素數序列,具有快速準確、高效、易于硬件實現的特點,為RSA算法的使用提供瞭極大的便利.
재RSA가밀산법적경건설계중,대소수적생성겁위관건.위료제고RSA산법중대소수적생성효솔,재전통사법적기출상,제출료일충능자동생성학정성대소수적경건실현산법-순배질대법.해산법적경건실현채용상태궤가구,사용VerilogHDL어언묘술,병통과Modelsim방진.실험결과표명,사용해방법생성소수서렬,구유쾌속준학、고효、역우경건실현적특점,위RSA산법적사용제공료겁대적편리.
