电子科技
電子科技
전자과기
IT AGE
2013年
8期
46-48,67
,共4页
乘法器%布什编码%前缀加法器%流水线
乘法器%佈什編碼%前綴加法器%流水線
승법기%포십편마%전철가법기%류수선
在对传统Booth乘法器研究的基础上,介绍了一种结构新颖的流水线型布什(Booth)乘法器.使用基-4 Booth编码、华莱士树(Wallace Tree)压缩结构、64位Kogge-Stone前缀加法器实现,并在分段实现的64位Kogge-Stone前缀加法器中插入4级流水线寄存器,实现32 t×32 bit无符号和有符号数快速乘法.用硬件描述语言设计该乘法器,使用现场可编程门阵列(Field Programmable Gate Array,FPGA)进行验证,并采用SMIC 0.18 μm CMOS标准单元工艺对该乘法器进行综合.综合结果表明,电路的关键路径延时为3.6 ns,芯片面积＜0.134 mm2,功耗＜ 32.69 mW.
在對傳統Booth乘法器研究的基礎上,介紹瞭一種結構新穎的流水線型佈什(Booth)乘法器.使用基-4 Booth編碼、華萊士樹(Wallace Tree)壓縮結構、64位Kogge-Stone前綴加法器實現,併在分段實現的64位Kogge-Stone前綴加法器中插入4級流水線寄存器,實現32 t×32 bit無符號和有符號數快速乘法.用硬件描述語言設計該乘法器,使用現場可編程門陣列(Field Programmable Gate Array,FPGA)進行驗證,併採用SMIC 0.18 μm CMOS標準單元工藝對該乘法器進行綜閤.綜閤結果錶明,電路的關鍵路徑延時為3.6 ns,芯片麵積＜0.134 mm2,功耗＜ 32.69 mW.
재대전통Booth승법기연구적기출상,개소료일충결구신영적류수선형포십(Booth)승법기.사용기-4 Booth편마、화래사수(Wallace Tree)압축결구、64위Kogge-Stone전철가법기실현,병재분단실현적64위Kogge-Stone전철가법기중삽입4급류수선기존기,실현32 t×32 bit무부호화유부호수쾌속승법.용경건묘술어언설계해승법기,사용현장가편정문진렬(Field Programmable Gate Array,FPGA)진행험증,병채용SMIC 0.18 μm CMOS표준단원공예대해승법기진행종합.종합결과표명,전로적관건로경연시위3.6 ns,심편면적＜0.134 mm2,공모＜ 32.69 mW.
