计算机工程与设计
計算機工程與設計
계산궤공정여설계
COMPUTER ENGINEERING AND DESIGN
2013年
1期
256-261
,共6页
超长指令字(VLIW)%数字信号处理器(DSP)%处理器建模%模拟器%指令级精度
超長指令字(VLIW)%數字信號處理器(DSP)%處理器建模%模擬器%指令級精度
초장지령자(VLIW)%수자신호처리기(DSP)%처리기건모%모의기%지령급정도
为了以最小代价开发出超长指令字(VLIW)数字信号处理器(DSP)的指令级精度的模拟器,缩短开发周期,提出了一种基于开源模拟器(gem5)的开发方法.对gem5模拟器和VLIW DSP的指令执行流程分别进行分析,指出指令在gem5模拟器上以纯32位指令环境顺序执行和指令在VLIW DSP上以16/32位混合指令环境并行执行之间的矛盾是开发的难点.在gem5的顺序执行模型的基础上,通过加入并行的判决、执行机制和16/32位混合指令的取指机制建立了VLIWDSP的模型,并具体实现了一款VLIW DSP的模拟器.通过一组针对每条指令的测试程序和一组DSP典型应用程序验证了该方法的正确性和可行性.
為瞭以最小代價開髮齣超長指令字(VLIW)數字信號處理器(DSP)的指令級精度的模擬器,縮短開髮週期,提齣瞭一種基于開源模擬器(gem5)的開髮方法.對gem5模擬器和VLIW DSP的指令執行流程分彆進行分析,指齣指令在gem5模擬器上以純32位指令環境順序執行和指令在VLIW DSP上以16/32位混閤指令環境併行執行之間的矛盾是開髮的難點.在gem5的順序執行模型的基礎上,通過加入併行的判決、執行機製和16/32位混閤指令的取指機製建立瞭VLIWDSP的模型,併具體實現瞭一款VLIW DSP的模擬器.通過一組針對每條指令的測試程序和一組DSP典型應用程序驗證瞭該方法的正確性和可行性.
위료이최소대개개발출초장지령자(VLIW)수자신호처리기(DSP)적지령급정도적모의기,축단개발주기,제출료일충기우개원모의기(gem5)적개발방법.대gem5모의기화VLIW DSP적지령집행류정분별진행분석,지출지령재gem5모의기상이순32위지령배경순서집행화지령재VLIW DSP상이16/32위혼합지령배경병행집행지간적모순시개발적난점.재gem5적순서집행모형적기출상,통과가입병행적판결、집행궤제화16/32위혼합지령적취지궤제건립료VLIWDSP적모형,병구체실현료일관VLIW DSP적모의기.통과일조침대매조지령적측시정서화일조DSP전형응용정서험증료해방법적정학성화가행성.
