计算机工程
計算機工程
계산궤공정
COMPUTER ENGINEERING
2013年
2期
254-259
,共6页
现场可编程门阵列%静态时序分析%统计方法%累积频数%正值率%互连资源库
現場可編程門陣列%靜態時序分析%統計方法%纍積頻數%正值率%互連資源庫
현장가편정문진렬%정태시서분석%통계방법%루적빈수%정치솔%호련자원고
为提高现场可编程门阵列(FPGA)静态时序分析模块的仿真精度,提出一种累积频数仿真输入方法,基于此建立FPGA互连资源时序库,采用统计分析的方法对跳变时间进行累积频数分析.实验结果表明,该方法创建的互连资源时序库能够有效减小线性误差,提高仿真精度,并且与传统的均匀仿真输入方法相比,其仿真误差降至8.23%.
為提高現場可編程門陣列(FPGA)靜態時序分析模塊的倣真精度,提齣一種纍積頻數倣真輸入方法,基于此建立FPGA互連資源時序庫,採用統計分析的方法對跳變時間進行纍積頻數分析.實驗結果錶明,該方法創建的互連資源時序庫能夠有效減小線性誤差,提高倣真精度,併且與傳統的均勻倣真輸入方法相比,其倣真誤差降至8.23%.
위제고현장가편정문진렬(FPGA)정태시서분석모괴적방진정도,제출일충루적빈수방진수입방법,기우차건립FPGA호련자원시서고,채용통계분석적방법대도변시간진행루적빈수분석.실험결과표명,해방법창건적호련자원시서고능구유효감소선성오차,제고방진정도,병차여전통적균균방진수입방법상비,기방진오차강지8.23%.