一种低延时片上网络路由器的设计与实现
일충저연시편상망락로유기적설계여실현
Design and implementation of a low latency router of Network-on-Chip
  • 万方数据
    电子设计工程 전자설계공정
    ELECTRONIC DESIGN ENGINEERING
    2013年 10期 51-54,58 ,共5页

    山蕊%蒋林%杜慧敏%邓军勇

    산예%장림%두혜민%산군용

    片上网络%路由器%FPGA%ASIC%低延迟 片上網絡%路由器%FPGA%ASIC%低延遲
    편상망락%로유기%FPGA%ASIC%저연지
    通过分析流水线结构和单周期结构的片上网络路由器,提出了一种低延时片上网络路由器的设计,并在SMIC0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证.芯片测试结果表明,该路由器可以在300 MHz时钟频率下工作,并且在相同负载下,与其他结构的路由器相比较,其能够在较低延时下完成数据包传送功能.
    통과분석류수선결구화단주기결구적편상망락로유기,제출료일충저연시편상망락로유기적설계,병재SMIC0.13um Mixed-signal/RF 1.2V/3.3V공예진행류편험증.심편측시결과표명,해로유기가이재300 MHz시종빈솔하공작,병차재상동부재하,여기타결구적로유기상비교,기능구재교저연시하완성수거포전송공능.
    원문보기 원문다운로드 사이트로이동
저자의 최근 논문