固体电子学研究与进展
固體電子學研究與進展
고체전자학연구여진전
RESEARCH & PROGRESS OF SOLID STATE ELECTRONICS
2013年
2期
183-188
,共6页
李婧%李冉%易婷%刘洋%洪志良
李婧%李冉%易婷%劉洋%洪誌良
리청%리염%역정%류양%홍지량
降采样滤波器%多相分解%CSD编码%片内时钟偏差%串扰
降採樣濾波器%多相分解%CSD編碼%片內時鐘偏差%串擾
강채양려파기%다상분해%CSD편마%편내시종편차%천우
设计了一种应用于LTE协议的20 MHz带宽、12-bit精度∑△模数转换器中的降采样低通数字滤波器,该滤波器采用一级梳状滤波器与两级半带滤波器级联的结构.基于低功耗设计考虑,降采样滤波器采用多相分解、CSD编码等技术,并对片内时钟偏差、串扰等进行优化以提高芯片的产率和可靠性.该设计在SMIC 0.13μm 1P8M标准CMOS工艺流片,测试结果表明芯片工作在1.2V电源电压和500MHz时钟频率时,在20MHz的信号带宽内,带本滤波器的Σ△ADC的峰值SNDR和SNR分别为64.16 dB和64.71 dB,滤波器的功耗为4.8 mW.
設計瞭一種應用于LTE協議的20 MHz帶寬、12-bit精度∑△模數轉換器中的降採樣低通數字濾波器,該濾波器採用一級梳狀濾波器與兩級半帶濾波器級聯的結構.基于低功耗設計攷慮,降採樣濾波器採用多相分解、CSD編碼等技術,併對片內時鐘偏差、串擾等進行優化以提高芯片的產率和可靠性.該設計在SMIC 0.13μm 1P8M標準CMOS工藝流片,測試結果錶明芯片工作在1.2V電源電壓和500MHz時鐘頻率時,在20MHz的信號帶寬內,帶本濾波器的Σ△ADC的峰值SNDR和SNR分彆為64.16 dB和64.71 dB,濾波器的功耗為4.8 mW.
설계료일충응용우LTE협의적20 MHz대관、12-bit정도∑△모수전환기중적강채양저통수자려파기,해려파기채용일급소상려파기여량급반대려파기급련적결구.기우저공모설계고필,강채양려파기채용다상분해、CSD편마등기술,병대편내시종편차、천우등진행우화이제고심편적산솔화가고성.해설계재SMIC 0.13μm 1P8M표준CMOS공예류편,측시결과표명심편공작재1.2V전원전압화500MHz시종빈솔시,재20MHz적신호대관내,대본려파기적Σ△ADC적봉치SNDR화SNR분별위64.16 dB화64.71 dB,려파기적공모위4.8 mW.
