中国集成电路
中國集成電路
중국집성전로
CHINA INTEGRATED CIRCUIT
2013年
6期
26-30
,共5页
多级抽取滤波器%面积有效架构%存储机制%指令调度
多級抽取濾波器%麵積有效架構%存儲機製%指令調度
다급추취려파기%면적유효가구%존저궤제%지령조도
本文介绍了一种用于音频过采样模数转换器的多级抽取滤波器的面积有效实现方法.抽取滤波器的抽取倍数为256,通带波纹小于0.005dB,阻带抑制达到100dB.通带范围为0-20kHz,输出为48kHz的16比特信号.通过采用含RAM和ROM的面积有效架构,以及对一个运算周期中有效的指令调度,该抽取滤波器在Xilinx FPGA上综合后仅使用了不到300个LUT和不到160个Slice.不同于串行或部分串行架构中运算速率通常大于输入采样速率的情况,该实现方法可使得运算速率和采样速率一致,从而简化整体∑△ADC设计并降低功耗.架构中RAM和ROM的采用使得该抽取滤波器可编程,进一步可改进用于自适应滤波应用.最后,在Modelsim中的RTL仿真结果通过Matlab\Simulink程序进行了验证.
本文介紹瞭一種用于音頻過採樣模數轉換器的多級抽取濾波器的麵積有效實現方法.抽取濾波器的抽取倍數為256,通帶波紋小于0.005dB,阻帶抑製達到100dB.通帶範圍為0-20kHz,輸齣為48kHz的16比特信號.通過採用含RAM和ROM的麵積有效架構,以及對一箇運算週期中有效的指令調度,該抽取濾波器在Xilinx FPGA上綜閤後僅使用瞭不到300箇LUT和不到160箇Slice.不同于串行或部分串行架構中運算速率通常大于輸入採樣速率的情況,該實現方法可使得運算速率和採樣速率一緻,從而簡化整體∑△ADC設計併降低功耗.架構中RAM和ROM的採用使得該抽取濾波器可編程,進一步可改進用于自適應濾波應用.最後,在Modelsim中的RTL倣真結果通過Matlab\Simulink程序進行瞭驗證.
본문개소료일충용우음빈과채양모수전환기적다급추취려파기적면적유효실현방법.추취려파기적추취배수위256,통대파문소우0.005dB,조대억제체도100dB.통대범위위0-20kHz,수출위48kHz적16비특신호.통과채용함RAM화ROM적면적유효가구,이급대일개운산주기중유효적지령조도,해추취려파기재Xilinx FPGA상종합후부사용료불도300개LUT화불도160개Slice.불동우천행혹부분천행가구중운산속솔통상대우수입채양속솔적정황,해실현방법가사득운산속솔화채양속솔일치,종이간화정체∑△ADC설계병강저공모.가구중RAM화ROM적채용사득해추취려파기가편정,진일보가개진용우자괄응려파응용.최후,재Modelsim중적RTL방진결과통과Matlab\Simulink정서진행료험증.
