电光与控制
電光與控製
전광여공제
ELECTRONICS OPTICS & CONTROL
2013年
7期
102-105
,共4页
安玉%吴有林%邹江
安玉%吳有林%鄒江
안옥%오유림%추강
捷联惯导%加速度计%信号采集电路%FPGA%V/F电路
捷聯慣導%加速度計%信號採集電路%FPGA%V/F電路
첩련관도%가속도계%신호채집전로%FPGA%V/F전로
SINS%accelerometer%signal acquisition circuit%FPGA%V/F circuit
针对捷联惯导系统对加速度计输出信号需要高精度采集的特点，介绍了采用V/F转换电路对加速度计信号进行采集的优势，并简单介绍了利用FPGA的EDK技术设计内核的过程。由于加速度计输出为模拟电流信号，利用ADC进行采集转换过程容易受温度漂移、参考电压的波动等影响；而I/F电路采集技术虽然精度高但却很难掌握。在这种情况下选用V/F电路对加速度计进行采集处理具有很大优势。介绍了V/F电路硬件设计过程，包括利用V/F转换器AD7742、精密仪表放大器INA118等元器件的使用描述，并利用FPGA对输出频率信号进行采集验证，最后通过试验验证设计的正确性。
針對捷聯慣導繫統對加速度計輸齣信號需要高精度採集的特點，介紹瞭採用V/F轉換電路對加速度計信號進行採集的優勢，併簡單介紹瞭利用FPGA的EDK技術設計內覈的過程。由于加速度計輸齣為模擬電流信號，利用ADC進行採集轉換過程容易受溫度漂移、參攷電壓的波動等影響；而I/F電路採集技術雖然精度高但卻很難掌握。在這種情況下選用V/F電路對加速度計進行採集處理具有很大優勢。介紹瞭V/F電路硬件設計過程，包括利用V/F轉換器AD7742、精密儀錶放大器INA118等元器件的使用描述，併利用FPGA對輸齣頻率信號進行採集驗證，最後通過試驗驗證設計的正確性。
침대첩련관도계통대가속도계수출신호수요고정도채집적특점，개소료채용V/F전환전로대가속도계신호진행채집적우세，병간단개소료이용FPGA적EDK기술설계내핵적과정。유우가속도계수출위모의전류신호，이용ADC진행채집전환과정용역수온도표이、삼고전압적파동등영향；이I/F전로채집기술수연정도고단각흔난장악。재저충정황하선용V/F전로대가속도계진행채집처리구유흔대우세。개소료V/F전로경건설계과정，포괄이용V/F전환기AD7742、정밀의표방대기INA118등원기건적사용묘술，병이용FPGA대수출빈솔신호진행채집험증，최후통과시험험증설계적정학성。
10.3969/j.issn.1671-637X.2013.07.024
