电子制作
電子製作
전자제작
ELECTRONICS DIY
2014年
6期
14-14,4
,共2页
硬件,语言%直接数字频率%正弦信号%发生器
硬件,語言%直接數字頻率%正絃信號%髮生器
경건,어언%직접수자빈솔%정현신호%발생기
在设计信号发生器时，采用通用数字电路元件设计电子线路的方法具有很多的缺点，比如移植性差、周期长和成本高等。在本文中，运用了EDA技术对电路进行了设计，所使用的信号发生器输出信号的频率分布在20Hz～20KHz之间，幅度的峰-峰值范围分布在0.3V～5V的范围之间，而两路信号之间的相位差则分布在0°～359°之间。本文主要研究分析了基于FPGA的直接数字频率合成器(DDS)的性能。运用设置多组累加器初值(K1)和初始相位值(K2)，就能够获得调节两路相同频率在正弦信号条件下的相位差，从而得出相对应的频率和幅值、相位的具有一定可调性的正弦波信号，然后就可利用MAX+plusI 进行演示，从而得出模拟的结果。
在設計信號髮生器時，採用通用數字電路元件設計電子線路的方法具有很多的缺點，比如移植性差、週期長和成本高等。在本文中，運用瞭EDA技術對電路進行瞭設計，所使用的信號髮生器輸齣信號的頻率分佈在20Hz～20KHz之間，幅度的峰-峰值範圍分佈在0.3V～5V的範圍之間，而兩路信號之間的相位差則分佈在0°～359°之間。本文主要研究分析瞭基于FPGA的直接數字頻率閤成器(DDS)的性能。運用設置多組纍加器初值(K1)和初始相位值(K2)，就能夠穫得調節兩路相同頻率在正絃信號條件下的相位差，從而得齣相對應的頻率和幅值、相位的具有一定可調性的正絃波信號，然後就可利用MAX+plusI 進行縯示，從而得齣模擬的結果。
재설계신호발생기시，채용통용수자전로원건설계전자선로적방법구유흔다적결점，비여이식성차、주기장화성본고등。재본문중，운용료EDA기술대전로진행료설계，소사용적신호발생기수출신호적빈솔분포재20Hz～20KHz지간，폭도적봉-봉치범위분포재0.3V～5V적범위지간，이량로신호지간적상위차칙분포재0°～359°지간。본문주요연구분석료기우FPGA적직접수자빈솔합성기(DDS)적성능。운용설치다조루가기초치(K1)화초시상위치(K2)，취능구획득조절량로상동빈솔재정현신호조건하적상위차，종이득출상대응적빈솔화폭치、상위적구유일정가조성적정현파신호，연후취가이용MAX+plusI 진행연시，종이득출모의적결과。
